C
cherin
Guest
Jaké jsou různé formáty souborů používané s FPGA
někdo mi řekl, že společnosti udržet si ji jako tajemství.
někdo mi řekl, že společnosti udržet si ji jako tajemství.
Navigation
Install the app
How to install the app on iOS
Follow along with the video below to see how to install our site as a web app on your home screen.
Note: This feature may not be available in some browsers.
More options
You are using an out of date browser. It may not display this or other websites correctly.
You should upgrade or use an alternative browser.
You should upgrade or use an alternative browser.
N
news
Guest
Niedawno media poinformowały o sklepie internetowym Euro-24.com.pl, który inkasuje pieniądze, ale nie realizuje zamówień. W serwisie Opineo.pl klienci publikowali pełne emocji wpisy, prześcigając się w ostrzeżeniach przed zakupami w tym sklepie. Sprawą zajęła się policja, ale strona internetowa Euro-24.com.pl wciąż jest aktywna.
Read more...
Read more...
A
aria62
Guest
Vážení cherin
Myslím, že formáty souborů závisí na softwaru a jazyků, které jsou u using.for například v případě použití u VHDL soubor může být ve formátu ". vhd"
Myslím, že formáty souborů závisí na softwaru a jazyků, které jsou u using.for například v případě použití u VHDL soubor může být ve formátu ". vhd"
F
FVM
Guest
Design vstupního souboru jsou obecně čitelné (VHDL nebo Verilog logiky definice pin mapování, načasování omezení, testbenches).
) are distributed as encrypted files, only readable by the design compiler that knows a secret key.
Někdy designu jednotek (IP jader)
jsou distribuovány jako šifrované soubory, pouze pro konstrukci kompilátor ví, že tajný klíč.
Konstrukce výstup, speciálně Bitstream se používá pro konfiguraci FPGA obecně není čitelný a jeho význam je nelegální.
.
Také přesnou FPGA hardware struktury,
jako je
např. návrh konfigurace zdrojů řídí řekl Bitstream je skutečně držena v tajnosti.Podle předběžných výsledků za kompilované netlist jsou obvykle k dispozici jako textové soubory pro simulaci s třetí stranou nářadí.
) are distributed as encrypted files, only readable by the design compiler that knows a secret key.
Někdy designu jednotek (IP jader)
jsou distribuovány jako šifrované soubory, pouze pro konstrukci kompilátor ví, že tajný klíč.
Konstrukce výstup, speciálně Bitstream se používá pro konfiguraci FPGA obecně není čitelný a jeho význam je nelegální.
.
Také přesnou FPGA hardware struktury,
jako je
např. návrh konfigurace zdrojů řídí řekl Bitstream je skutečně držena v tajnosti.Podle předběžných výsledků za kompilované netlist jsou obvykle k dispozici jako textové soubory pro simulaci s třetí stranou nářadí.
C
cherin
Guest
Jsem plánují vybudovat FPGA programer
Takže i potřeba extrahovat fusebit informace z 'výstupní soubor' a poslat to v pravém sledu na FPGA.
U zmíněných že Bitstream používá pro konfiguraci FPGA není čitelný a že formát je nezdokumentovaný.
by mohly u řekni mi souboru?[líbí. Jede pro některé CPLDs]
Takže i potřeba extrahovat fusebit informace z 'výstupní soubor' a poslat to v pravém sledu na FPGA.
U zmíněných že Bitstream používá pro konfiguraci FPGA není čitelný a že formát je nezdokumentovaný.
by mohly u řekni mi souboru?[líbí. Jede pro některé CPLDs]
E
echo47
Guest
Ahoj cherin, Pokud jste s odkazem na Xilinx se Bitstream soubory jsou *. bit nebo *. bin.Jsou to téměř identické.Výchozí soubor *. bit prostě přidává malé hlavičky.Můžete přenášet obsah souboru přímo do FPGA pomocí JTAG, nebo sériovým nebo paralelním technik.Neexistuje soubor dekódování vyžadováno.Pro více informací viz "Konfigurační uživatelská příručka" pro vaši konkrétní FPGA typu.
Přejete-li si rozumět údajům v *. bit nebo *. bin souborů, pak je
to Xilinx proprietární info.
Přejete-li si rozumět údajům v *. bit nebo *. bin souborů, pak je
to Xilinx proprietární info.
F
FVM
Guest
was related to the meaning of the data.
Není čitelný
byl v souvislosti s smyslu údajů.Můžete ji použít pro konfiguraci, jak dokládá výrobce.
respectively flash memory.
FPGA mají obvykle těkavé SRAM založené konfiguraci a nemají využití pojistka bitů
resp flash paměti.Z těchto, a FPGA programátor by být omezeno používání.
Zařízení s netěkavý konfigurace,
např. všechny CPLD a FPGA některé obecně umožňují JTAG programování v produkci třetí stranou nástroje s dokumentovanými způsoby, nejčastěji podle standardu IEEE 1352.
Není čitelný
byl v souvislosti s smyslu údajů.Můžete ji použít pro konfiguraci, jak dokládá výrobce.
respectively flash memory.
FPGA mají obvykle těkavé SRAM založené konfiguraci a nemají využití pojistka bitů
resp flash paměti.Z těchto, a FPGA programátor by být omezeno používání.
Zařízení s netěkavý konfigurace,
např. všechny CPLD a FPGA některé obecně umožňují JTAG programování v produkci třetí stranou nástroje s dokumentovanými způsoby, nejčastěji podle standardu IEEE 1352.
M
muhammad_ali
Guest
Hallo FVM,
mohl prosím vysvětlit, co je míněno "přesný FPGA hardware struktury,
jako je
např. návrh konfigurace zdrojů řídí řekl Bitstream", přesněji "Konfigurace zdrojů".
Také to bude vděčný, když se zmínil o rozšíření pro tyto soubory:
systemverilog
pin mapování
časovém omezení
testbenches,
IP jádra
Konstrukce výstup
Průběžné výsledky
mohl prosím vysvětlit, co je míněno "přesný FPGA hardware struktury,
jako je
např. návrh konfigurace zdrojů řídí řekl Bitstream", přesněji "Konfigurace zdrojů".
Také to bude vděčný, když se zmínil o rozšíření pro tyto soubory:
systemverilog
pin mapování
časovém omezení
testbenches,
IP jádra
Konstrukce výstup
Průběžné výsledky
F
FVM
Guest
Když program jednoduchou logikou obvodu na FPGA,
např. dva vstupní vývody jsou směrovány do logických buněk, výsledek je směrován na výstupní pin, hodně konfigurace zdrojů podílí.Někdy jsou tyto prostředky symbolizuje jako přepínače v FPGA schematickém funkční, ale hlavně jejich provoz není výslovně mentionend.Všechny tyto zdroje jsou naprogramované konfigurace pomocí konfiguračního Bitstream, ale nenajdete manucturers literatury, který vysvětluje, jak tato konfigurace přesně funguje (resp. Neviděl jsem to ještě).Jak si představit spojení nastavení v FPGA?Máte dráty připojeny tři-stav pufrů jako v počítači backplane (pravděpodobně ne), nebo spíše řetězce dílčích spojení s multiplexery v-mezi (více pravděpodobné).
např. dva vstupní vývody jsou směrovány do logických buněk, výsledek je směrován na výstupní pin, hodně konfigurace zdrojů podílí.Někdy jsou tyto prostředky symbolizuje jako přepínače v FPGA schematickém funkční, ale hlavně jejich provoz není výslovně mentionend.Všechny tyto zdroje jsou naprogramované konfigurace pomocí konfiguračního Bitstream, ale nenajdete manucturers literatury, který vysvětluje, jak tato konfigurace přesně funguje (resp. Neviděl jsem to ještě).Jak si představit spojení nastavení v FPGA?Máte dráty připojeny tři-stav pufrů jako v počítači backplane (pravděpodobně ne), nebo spíše řetězce dílčích spojení s multiplexery v-mezi (více pravděpodobné).
E
echo47
Guest
muhammad_ali, Pokud jste s odkazem na Xilinx ISE nářadí, pak některé z vašich odpovědí o filename rozšíření lze najít v dodatku A na "rozvoj systému Reference Guide":
http://toolbox.xilinx.com/docsan/xilinx10/books/docs/dev/dev.pdf
http://toolbox.xilinx.com/docsan/xilinx10/books/docs/dev/dev.pdf
C
cherin
Guest
http://toolbox.xilinx.com/docsan/xilinx10/books/docs/dev/dev.pdf
V dodatku A k výše uvedenému pdf, je uvedeno, že jsme stahovat obsah z. Jede obrázek na FPGA.
Pro. Bitové popisu je "Bitstream Stáhnout soubor zařízení obsahující všechny informace o konfiguraci z NCD soubor"
Nic není uvedeno o. Bin file
Tato informace vypadá jako rozpor s echo47 předchozí příspěvekPřidáno po 49 minutách:Být konkrétnější ...
Pokud i já sám, aby omezil pouze spartánský rodiny Xilinx FPGA, který by měl soubor i přímo stáhnout na JTAG programer, že jsem to udělat?
V dodatku A k výše uvedenému pdf, je uvedeno, že jsme stahovat obsah z. Jede obrázek na FPGA.
Pro. Bitové popisu je "Bitstream Stáhnout soubor zařízení obsahující všechny informace o konfiguraci z NCD soubor"
Nic není uvedeno o. Bin file
Tato informace vypadá jako rozpor s echo47 předchozí příspěvekPřidáno po 49 minutách:Být konkrétnější ...
Pokud i já sám, aby omezil pouze spartánský rodiny Xilinx FPGA, který by měl soubor i přímo stáhnout na JTAG programer, že jsem to udělat?
E
echo47
Guest
Zkontrolujte dodatku A znovu.Jede soubory vytvořené v CPLDfit utilita, která je pro CPLDs, ne FPGA.
Je pravda, že dodatek A není výslovně říká, že bit soubory pro FPGA, a to opomene zmínit bin soubory.Xilinx rád rozptýlím užitečné info celém jeho dokumentace.Viz strana 309 v oblasti rozvoje systému referenční příručka pro trochu více informací o bit a bin Bitstream soubory.
Zde si můžete stáhnout buď bit nebo bin soubory přes JTAG přímo Spartan nebo jiné Xilinx FPGA zařízení.Jsem napsal malou JTAG nástroj, který dělá přesně to, že používáte paralelní port rozhraní.(Napsal jsem to pro firmy, tak promiňte nemohu sdílet.) Budete muset vydat opravit JTAG příkazy tak FPGA bude přijímat vaše bitovému toku dat.Příkazové sekvence je popsán (ale možná ne úplně) v konfiguraci Uživatelská příručka pro vaši FPGA typu.Chcete-li najít správnou kapitolu, hledání manuál pro slovo JPROGRAM.
Někdy mám používat NÁRAZ vygenerovat SVF soubor (posloupnost JTAG příkazy a odpovědi), a pak studovat tento soubor lépe pochopit posloupnost požaduje konkrétní FPGA provozu.Váš program by mohl zpracovat a realizovat vhodné SVF soubor pro konfiguraci FPGA.
Nejraději bych použít bin souborů,
a to i přesto, že FPGA bude ignorovat hlavičky na začátku bitovou souboru.
To myslíš Spartan nebo Spartan-II, nebo Spartan-3?
Zde je Spartan-3 Generation Konfigurace Uživatelská příručka.V JTAG programování info začíná v kapitole 9, strana 187:
http://www.xilinx.com/support/documentation/user_guides/ug332.pdf
Je pravda, že dodatek A není výslovně říká, že bit soubory pro FPGA, a to opomene zmínit bin soubory.Xilinx rád rozptýlím užitečné info celém jeho dokumentace.Viz strana 309 v oblasti rozvoje systému referenční příručka pro trochu více informací o bit a bin Bitstream soubory.
Zde si můžete stáhnout buď bit nebo bin soubory přes JTAG přímo Spartan nebo jiné Xilinx FPGA zařízení.Jsem napsal malou JTAG nástroj, který dělá přesně to, že používáte paralelní port rozhraní.(Napsal jsem to pro firmy, tak promiňte nemohu sdílet.) Budete muset vydat opravit JTAG příkazy tak FPGA bude přijímat vaše bitovému toku dat.Příkazové sekvence je popsán (ale možná ne úplně) v konfiguraci Uživatelská příručka pro vaši FPGA typu.Chcete-li najít správnou kapitolu, hledání manuál pro slovo JPROGRAM.
Někdy mám používat NÁRAZ vygenerovat SVF soubor (posloupnost JTAG příkazy a odpovědi), a pak studovat tento soubor lépe pochopit posloupnost požaduje konkrétní FPGA provozu.Váš program by mohl zpracovat a realizovat vhodné SVF soubor pro konfiguraci FPGA.
Nejraději bych použít bin souborů,
a to i přesto, že FPGA bude ignorovat hlavičky na začátku bitovou souboru.
To myslíš Spartan nebo Spartan-II, nebo Spartan-3?
Zde je Spartan-3 Generation Konfigurace Uživatelská příručka.V JTAG programování info začíná v kapitole 9, strana 187:
http://www.xilinx.com/support/documentation/user_guides/ug332.pdf