FPGA nakonfigurováno s PROM

[Salma ali Bakr]

No, když jsem použít PROM ke konfiguraci FPGA, pdf čtu říká, že FPGA v režimu sériového Master generuje hodiny z vnitřního oscilátoru má být použit jako konfigurační hodiny ... Jak je to .... že ano 't hodiny oscilátoru jen část na Development Kit, a to není ve spojení s FPGA sama ... takže to není interní oscilátor ...???

Měl bych jen použít jiný režim, JTAG například pro program PROM .... a použít kit oscilátor, pokud prototypování a na palubě oscilátoru, jestliže pro výrobu??

Díky předem,
Salma

 

[Blowfishie]

FPGA má vestavěný oscilátor.

Pokud jste jedním z Xilinx XCFxxP nebo XCFxxS částí, je oscilátor, který na palubě také.

 

[Salma ali Bakr]

FPGA nemají vnitřní oscilátor
a to je důvod, proč se ptám, na mou otázku
Protože to, co se říká v pdf vysvětluje konfigurace je v rozporu

viz toto téma blowfishie, všichni říkají, že tam je NO vnitřní oscilátor
ale potřebuji někoho, aby vysvětlila, jak k práci v režimu Serial Master pro konfiguraci, pokud to bylo v případě

http://www.edaboard.com/viewtopic.php?p=614462

 

[Lonestar]

Mám stejný pochyb o tom, jako Salma, myslím, že FPGA má pouze vestavěný ČLK pro konfiguraci?
ref: h ** p: / / www.edaboard.com/viewtopic.php?p=188654&highlight=master sériový režim # 188654
Každý, kdo věděl to pls objasnit pro nás?
díky

 

[angelote]

Pokud FPGA je konfigurován jako Master režimu Serial, používá vnitřní oscilátor ke generování konfigurace hodiny.Poté, konfigurace hodiny pin slouží jako výstup.

Použil jsem to přímé připojení ČLK z FPGA do PROM a funguje to.(Xilinx Spartan-IIE)

Přečtěte si vaše je datasheet FPGA pečlivě.Ususally není žádný interní oscilátor připraven k použití v designu, ale tam je oscilátor pro konfiguraci v režimu Master (téměř Xilinx má).

 

[Salma ali Bakr]

To tedy znamená, že ne nutně všechny FPGA mají vnitřní oscilátory
Protože já am using Virtex 2, a není nic uvedeno o tom v datovém listu

 

[tkbits]

Lonestar napsal:

Mám stejný pochyb o tom, jako Salma, myslím, že FPGA má pouze vestavěný ČLK pro konfiguraci?

ref: h ** p: / / www.edaboard.com/viewtopic.php?p=188654&highlight=master sériový režim # 188654

Každý, kdo věděl to pls objasnit pro nás?

díky

 

[Blowfishie]

Salma ali Bakr napsal:

FPGA nemají vnitřní oscilátor

a to je důvod, proč se ptám, na mou otázku

Protože to, co se říká v pdf vysvětluje konfigurace je v rozporuviz toto téma blowfishie, všichni říkají, že tam je NO vnitřní oscilátor

 

[sachingorkhe]

Plz Přečtěte si pozorně ug161.pdf.To říká -

only the CLKOUT signal can be used to drive the FPGA's configuration clock (CCLK)."

"V Slave režimu Serial, konfigurační rozhraní může být taktované na externí oscilátor, nebo volitelně za XCFxxP platformy Flash PROMS

pouze CLKOUT signál může být použit k pohonu FPGA konfigurace hodiny (CCLK)."

"Vnitřní oscilátor v XCF08P, XCF16P, nebo XCF32P Platforma Flash PROMS mohou být použity ke generování konfigurace hodiny CLKOUT zatímco PROM dodávky dat do konfigurace rozhraní FPGA. Interní oscilátor může být aktivována při programování PROM, a lze nastavit buď 20 MHz nebo prodlení 40 MHz. "

S pozdravem,

Sachin
Omlouváme se, ale musíte přihlásit a prohlížet tuto přílohu