S
Sink0
Guest
Dobrý den, potřebuji vytvořit M-LVDS nwtwork běží na 50-100Mbps. Jak jsem nemohl najít žádné ovladače, které by mohly být umístěny na běh, který multdrop sítě (každý protokol a datalink navržen s malými a velikostí paketů proměnné (max. 256 bytes) by bylo vhodné) jsem navrhl jeden sám na FPGA. Na na UC / DSP straně je 8 / 16 bitů paralelního rozhraní a na M-LVDS je hodin zpět s převzorkování dat (pomocí vzestupné nebo sestupné hrany a druhý hodiny s 90 ° fází, jak je popsáno v tomto Papír: http://www.date-conference.com/proceedings/PAPERS/2010/DATE10/PDFFILES/IP2_04.PDF i první otázku je:. je možné realizovat takové převzorkování na CPLD? Má CPLD si jakékoliv PLL, nebo něco takového, že druhá:? Myslíte si, že CPLD se chystáte zůstat na trhu dlouhou dobu, nebo se chystáte zmizí a objeví se jen FPGA třetí: Toto zařízení musí si skutečné malé rozměry. nejlepší, co jsem našel byl EP1C3 o Altera, ale každý ví, jak dlouho bude trvat, dokud toto zařízení je přerušeno? Každý sugestion využití CPLD nebo FPGA pro tento návrh, nebo sugestions jakékoliv malé fottprint (bez BGA) v FPGA Altera a Xilinx (mám kabel pro stahování obou a nechci se dostat do nového). Děkujeme!