FPGA - více generátor impulsů

[BLiTZWiNG]

Hi all

Snažím se, aby FPGA vyrábějí z IO pinů pulsy s pracovní cyklus 50%.
Frekvence pulsu musí být schopen měnit v rozsahu od 1 Hz do 10-15 MHz s
krok 1 Hz.

Použil jsem akumulátory toho dosáhnout.(Převzato z Idea DDS).I dont péče
aby puls na časový průběh sinus jednoho tak i dont použít DAC nebo paměťových napsat vzor.

Akumulátory a 32bit a jsem umístil vyrovnávací paměti (32 bitů) pro každého z nich jen držet údajů.Beru přetečení výstup a řídit jej T fanda flop dosáhnout puls s 50% clo cycle.The T ff kanály IO pin na FPGA.

Já jsem zjistil, že tento blok doesnt náklady na mnoho bran v FPGA.
Jeden pulsní generátor náklady blokové schéma asi 70 logické prvky na cyklón II.

Každopádně já udělal toto téma, protože i wan zajímalo, jestli má někdo lepší a snadnější idea.By jakýmkoliv způsobem chci se vyhnout použití PLLs udělat něco takového.

Thanks in advance

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Úsměv" border="0" />

 

[echo47]

, Který funguje skvěle, pokud vám nevadí, že chvění ve svém cyklu výstupu povinnost.

Jako alternativu k přetečení logiky, můžete se přímo výstup akumulátoru nejvýznamnější bit.Vás by také nutné rozdělit zvýšení hodnoty o 2, nebo rozšířit akumulátoru o jeden bit.