Full Custom Design Testování vydání

P

philewar

Guest
Ahoj guruové, Ty víš, že buňka-založený design využívá skenování řetězu metodu provést DFT. Když se váš čip jde hromadnou výrobu, zkušební vektory jsou krmiva do čipu, projděte skenování řetězce, a řeknu vám, zda čip funguje, nebo ne. Otázkou je, pro plné vlastní dispoziční řešení. Jak to říct vaši komponentu, např. domino okruh, barel-shifter, funguje dobře přes způsobem simillar ke kontrole řetězce navíc ATPG? Nebo Jaká je cesta průmysl používající teď? Thx předem. Nejlepší, philewar
 
Mentor DFTAdvisor, FastScan, ATPG a stejné protější Synopsys nástroje dělat svou práci. Poraďte se se svým dodavatele výběru dokumentu pro více informací. Je to příliš dlouho zmínit
 
Děkujeme za váš vstup. Ale moje otázka je, jak to udělat DFT, když to uděláte plnou zvyk, tj. nakreslit rozvržení, jako jsou například dynamické obvody barel-posunovač. Víš, nejrychlejší alu jsou plné zakázku. Nejlepší, philewar
 
[Quote = philewar] Děkujeme za váš vstup. Ale moje otázka je, jak to udělat DFT, když to uděláte plnou zvyk, tj. nakreslit rozvržení, jako jsou například dynamické obvody barel-posunovač. Víš, nejrychlejší alu jsou plné zakázku. Nejlepší, philewar [/quote] Ano, můžete navrhnout normální obvody. Do simulace. Provádět DFT techniky (Použití skenování FF místo pravidelného FF). Do simulace znovu. Zkontrolujte, zda je výkon přijatelný. Pak proveďte úplné vlastní rozložení s DFTed obvody.
 
Pokud vím, full-vlastní makra může být výroba zkoušet jedním z následujících tří způsobů: 1. Built In Self Test (BIST) Máte vstup na makro, které při appled způsobí makro spustit autotest a zpráva vyhovuje / nevyhovuje (1/0) na výstupní pin. 2. Skenování postaven do makra Obvykle budete muset nastavit od samostatnou SI / SO třísek piny jen pro makro, aby se zabránilo problémy časového harmonogramu stiching na makro je skenování řetěz s externími skenování řetězy. To však není zcela neccess--ary, jak můžete použít lock-up západky na rozhraní do makra skenování řetězce. 3. Funkční test. V tomto ohledu se domnívám, funkční test je nejčastěji používanou metodou, v podstatě spuštění simulace, která excercises makro a zachytit všechny čipové vstupní / výstupní hodnoty pro spuštění a porovnat na testeru. Naděje, která pomáhá.
 

Welcome to EDABoard.com

Sponsor

Back
Top