Funkční Pokrytí v Sytem Verilog

[mrkev]

Ahoj,

Když jsem se provádí nádoby na přechody (funkční pokrytí) am prospěch následující chybě:

* E, ECBECL: Range specifikace pro bin musí začít s ('{')

Každý, kdo přišli přes tuto chybu, prosím, pomozte mi.

DíkyPřidáno po 4 minutáchřidal jeden více chyb.

* E, ECBECL: Range specifikace pro bin musí začít s ('{')
* E, ECBECR: Range specifikace pro bin musí skončit s ('}').

Díky

 

[www.testbench.in]

Vypadá to, že syntaktická chyba.Ukaž svůj kód.Gopi,
www.testbench.in

 

[ljxpjpjljx]

Ano, je to syntaktická chyba!