Gate délka škálování v CMOS procesy

B

bkt22

Guest
CMOS procesu technologie jsou k dispozici ve většině sléváren v těchto bráně délkách:

0,18 μm, 0,13 μm, 90 nm, 65 nm, 45 nm, atd.

Co faktor určuje měřítko technolgy z jednoho do druhého?
Jedním z trendů je i upozornění, že existuje propast 2 škálování ve všech jiných generací,
tj. 0,18 / 2 je 90 nm, 90nm / 2 = 45nm, 0.13 / 2 je 65 nm atd..

Jak jsou brány délky zpracováním zvoleného generace?
Proč nemůže slévárny vybrat jakékoliv délky brány ve středu, řekněme 100 nm nebo 120 nm?

Existuje nějaké ekonomické faktory podílející se na způsob, jakým byly brány délkách šupinatý?

Také, proč se liší sléváren - TSMC, IBM, Jazz všichni řídit stejnými brána délka škálování --
Je nějaká norma (podobně jako některé normy IEEE), která určuje délku brána rozšiřování obchodních procesů CMOS?

 

Welcome to EDABoard.com

Sponsor

Back
Top