Generátor náhodných čísel

S

StevieChalmers

Guest
Potřebuji generátor náhodných čísel zapsaný VHDL vytvářet přirozené čísel od 0 do 15 let. Má někdo něco podobného na to (jako každý přirozených čísel generátoru)? Jakákoliv pomoc by byla velmi ocenil. Díky předem.
 
Dobrý den, v případě, že funkce nejsou syntetizovatelné znamenat, nemůžeme si ho stáhnout na FPGA a uvědomit si, že? Chci potvrdit, protože jsem v posledním roce Frenz projekt může vyžadovat, generátor náhodných čísel v rámci svého projektu a projekt musí na konci možné stáhnout na FPGA a reliaze to ... díky
 
KNIHOVNA IEEE, použití IEEE.std_logic_1164.all, ENTITY PSP je port (ČLK: v std_logic, reset: v std_logic, init_value: v std_logic_vector (8 downto 0); DOUT: z std_logic), konec PSP, ARCHITEKTURA rus PSP je signál reg: std_logic_vector (8 downto 0); BEGIN proces (CLK, reset, init_value) začít pokud reset = '1 'pak reg
 
Ahoj použití 4-stupňová de-Bruijn pořadí generátor a veškerá čtyři bity jako výstup. Asi de-Bruijn genenerator typu "de Bruijn pořadí" ve vyhledávání na Google.
 
můžete jednoduše použít libovolný počet D-FF (v závislosti na délce slova je nutné vytvořit v náhodných čísel, kolik je Flip flop se rovná počtu bitů na slovo) kaskády tyto FFS s výkonem poslední fázi připojen na vstup První fáze po XNOR nebo XOR brány .. To generování náhodných čísel v n-bitů .. pak můžete jednoduše použít VHDL získat požadované kód je .. Doufám, že helpls .. Ahmad,
 
HDL kód Napsal výše bude fungovat, ale já bych doporučit používat delší posuvného registru. Delší registrů opakovat méně frequenty.
 

Welcome to EDABoard.com

Sponsor

Back
Top