HDL optimalizací kódu pro napájení Nízká

[dk614nd]

Zdravím všechnymůže někdo brief mě s technologií, které optimalizují o moc ve VHDL nebo Verilog design

jde o
DK

 

[echo47]

Zde je článek popisující úsporu energie technik pro Xilinx Virtex-4 FPGA.Můžete si pravděpodobně hledat podobné dokumenty pro vaši konkrétní FPGA / CPLD.
http://www.xilinx.com/publications/xcellonline/xcell_55/xc_consumer55.htm