[Help] předzesilovač před srovnávacím

[skyeaglemm]

Otázka: 6 bit 2 GSamples / s flash A / D převodník s Vref = 1V. Využívá řadu předzesilovačů následuje komparátor pole. (A) komparátor může vyřešit 50mV rozdíl při jeho vstupu na plný logických úrovní na svém výstupu. Co je získat požadované v předzesilovači? soution: VLSB = Vref/64 = 15.6mV, minimální vstupní předzesilovače = VLSB / 2, které musí být zesílit na 50mV. Takže zisk = 6,4 Jsem zmatená, proč minimální vstupní předzesilovače = VLSB / 2. pokud vin = 15mv, vstup do první předzesilovače je jen 15,6-15 = 0.6mv

 

[yibinhsieh]

Minimální požadavek na ADC je třeba vyřešit, je 1/2LSB. Ve vašem případě, 1LSB = 15.6mV. Takže Mininum vlotage rozdíl, který může být uznána, je 7.8mV. Když se váš vstup 15mV, správný výstup je 6'b000001. Protože vstup předat první kritéria prvního komparátoru v programu Flash ADC. Pro druhý komparátor má být výstup 1. váš vstup musí být větší než 7,8 mV +15.6. Yibin.