HELP:

H

horská

Guest
CPLD: @ ltera EPM3128ATC100-10
Software: MAX plusII 10,2
Jazyk: VHDL
Licence: plná
OS: Windows 98/2000
Stáhnout typ: @ ltera ByteBlaster MV
Stáhnout čipu: 74HC244

V mém projektu, chci stáhnout soubor *. POF na můj CPLD.Ale varovné zprávy vždy vyskočí ven: "Nerozpoznané přístroj nebo zásuvka je prázdný."Musím zkontrolovat moje rady, ale není to nic špatného.

<img src="http://www.edaboard.com/images/smiles/icon_sad.gif" alt="Smutný" border="0" />V mé desce, I used 2 typy napájení: 3.3V pro jádro a 5V pro IO portu a není čas řídit CPLD (Tento CPLD je určen jako náhrada za pufrovaným programovatelných I / O expandér, takže není Hodiny v něm).

Myslím, že tam musí být somrthing špatně, že jsem nenašla, tak prosím pomozte mi, jaké možnosti mohou tuto chybu?

Děkujeme vám!
Naposledy upravil hora dne
25. srpna 2004 3:17, 1 editovaný čas celkem

 
Máte nainstalované ovladače a pracují pro vaši byteblaster?
zkuste se připojit k JTAG port byste čip a stisknete tlačítko autodected hardware by měl pak najít čip.Ujistěte se, že máte zatrženo políčko, které říká program /
configure besdie rozhraní. POF spisu záznam v programátor okna.Ujistěte se, že váš návrh je sestaven pro přesné čipu, který používáte.to by měla ukázat, stejný čip, když nahrál soubor do programátoru a při použití Autodetect tlačítko programátorem.

 
mc_navman napsal:Máte nainstalované ovladače a pracují pro vaši byteblaster?

zkuste se připojit k JTAG port byste čip a stisknete tlačítko autodected hardware by měl pak najít čip.
Ujistěte se, že máte zatrženo políčko, které říká program / configure besdie rozhraní. POF spisu záznam v programátor okna.
Ujistěte se, že váš návrh je sestaven pro přesné čipu, který používáte.
to by měla ukázat, stejný čip, když nahrál soubor do programátoru a při použití Autodetect tlačítko programátorem.

 
JTAG je standard pro mluvení přímo na čipu nebo řetězec přístrojů.

Máte-li signály, jako TDI, TDO, TMS, TCK, ...pak je to JTAG.

Pokud ano,
ujistěte se, že vám nedojdou na TDO kabelu u TCK kabel.To není samo-zřejmé na první, ale podívej se na tuto stránku a budete rozumět ...

http://www.ricreations.com/AppNote003.html

Big Boy

 
@ ltera (a mnoha dalších výrobců čipů) poskytují vývody na své čipy pro JTAG port, který lze využít pro testování a programování čipu.qu (at) rtus můžete použít JTAG portu naprogramovat vaše čip, velmi užitečné pro testování vzorů.V byte Blaster normálně by byla připojena k JTAG portu na vaše rady, myslím, že budete potřebovat. Sof soubor program Vašeho čipu.

POF na soubor se používá pro program pořadové config čipu, pokud budete program Vaší čipové přes JTAG pak budete potřebovat. sof obrázek.Potřebujete Byteblaster II kabel programovat sériovou config čipu (I dont think můžete použít MV) Nejsem famila s informací o @ ltera část Pouľíváte takže jsem mohla být zaměněna.

 
mc_navman napsal:

@ ltera (a mnoha dalších výrobců čipů) poskytují vývody na své čipy pro JTAG port, který lze využít pro testování a programování čipu.
qu (at) rtus můžete použít JTAG portu naprogramovat vaše čip, velmi užitečné pro testování vzorů.
V byte Blaster normálně by byla připojena k JTAG portu na vaše rady, myslím, že budete potřebovat. Sof soubor program Vašeho čipu.POF na soubor se používá pro program pořadové config čipu, pokud budete program Vaší čipové přes JTAG pak budete potřebovat. sof obrázek.
Potřebujete Byteblaster II kabel programovat sériovou config čipu (I dont think můžete použít MV) Nejsem famila s informací o @ ltera část Pouľíváte takže jsem mohla být zaměněna.
 
Když sestavit projekt v qu (at) rtus může vytvářet několik souborů pro programování. Sof a. POF jsou k dispozici.Pokud tomu tak není vytvářet jim při kompilaci můžete stále používat program převést soubor utilita zabudovaná do qu (at) rtus.Pouze jeden typ souboru se hodí pro programování čipu přes JTAG port.Ty by měly být schopny gereate na žádný soubor, který potřebujete.Dokážete odhalit vaši čipu přes JTAG kabel?

Také pokud nemáte licenci na qu (at) rtus můžete získat zdarma licenci web od @ ltera.

Můžete kontaktovat svého @ ltera fae pro další pomoc.Tento přišel a ukázal mi, jak zkompilovat program a když jsem byl začátek.

 
Sériový download funkce budou zablokovány, jakmile některý z těchto JTAG piny configed jako IO.Jediným způsobem, jak obnovit funkci JTAG je earse celý čip pomocí paralelního programátoru.

Pozdravy,

 
Musím zkontrolovat, že soubor *. sof to Max II plus příliš.Ale když jsem stisknout tlačítko Stáhnout se *. POF soubor je automaticky nahraje na stahování oken.
Na cestě, mi nepodařilo definovat jako JTAG piny IO, nechte je prázdné.

 
HI ..
Také jsem se potýkají se stejným problémem v mém projektu ....ale po dlouhé době jsem našel velmi podivné slution ....což je mírný nárůst VCCIO (3,3 nebo 5) na JTAG piny ....namísto 3,3 pokusit o zvýšení ur napětí až do
max. 3,5 ...a podívejte se na LED stavu s byteblaster .....
nejprve zkontroluje, zda se byteblaster LED indikace zobrazuje stav připraven, nebo ne??
ok pravděpodobné řešení
(1) zkontrolovat napájecí napětí správně při každém pin na JTAG ....
(2) mají u spojen kolíky podle manuálu?
(3) co vytáhnout rezistory?
(4) podle ur CPLD / FPGA, zda je SRAM / ROM založené, u které se kliknutím na configer / rpogram a u které se má použít. POF SRAM založené na čipu a. Sof pro ROM založené ....
Tento seznam bude příliš velká, ...
dej mi ur spec ...
jsem udělal R & D v této věci .....můj problém mám vyřešen po 3 měsíce .. a to je také ...zvýšením VCCIO 3,3 - 3,45 ..so check ur proud a napětí brejle ..

 
Pokud jste si jisti, že všechny pin jsou připojeny správně, si vzpomenete na ByteBlasterMV, dobrou práci, pokud připojené přímo na paralelní port, nebo prodloužení maximálně 80 cm, a rozšíření musí být do rukou sami,
není kabel na trhu pracovat správně
pozdravy
Maurizio
pokud jste si sami pro ByteBlaster, nezapomeňte použít 74HC244, ne
la nebo HCT

 
jay_ec_engg napsal:

HI ..

Také jsem se potýkají se stejným problémem v mém projektu ....
ale po dlouhé době jsem našel velmi podivné slution ....
což je mírný nárůst VCCIO (3,3 nebo 5) na JTAG piny ....
namísto 3,3 pokusit o zvýšení ur napětí až do max. 3,5 ...
a podívejte se na LED stavu s byteblaster .....

nejprve zkontroluje, zda se byteblaster LED indikace zobrazuje stav připraven, nebo ne??

ok pravděpodobné řešení

(1) zkontrolovat napájecí napětí správně při každém pin na JTAG ....

(2) mají u spojen kolíky podle manuálu?

(3) co vytáhnout rezistory?

(4) podle ur CPLD / FPGA, zda je SRAM / ROM založené, u které se kliknutím na configer / rpogram a u které se má použít. POF SRAM založené na čipu a. Sof pro ROM založené ....

Tento seznam bude příliš velká, ...

dej mi ur spec ... jsem udělal R & D v této věci .....
můj problém mám vyřešen po 3 měsíce .. a to je také ...
zvýšením VCCIO 3,3 - 3,45 ..
so check ur proud a napětí brejle ..
 
Dostal jsem tento problém už dávno.Nemohu stáhnout můj program na CPLD 7128S prostřednictvím mé kanceláři počítač.Ale
je to dobře pracovat sám prostřednictvím počítače.Myslím, že paralelní port napětí je jiný.Můžete zkusit zvýšit svůj paralelní port napětí (podobně jako použití ICL7660) w24cxx.91i.net.Myslím, že to bude rozpuštěná tohoto problému.

 
Mít u kontrolovány "MULTI INTERFACE V." ON? V menu volba
U dostanete tuto chybovou zprávu pouze v případě, že kabel nemůže uznat ur desky (JTAG ckt) ...pokud ur velmi jisti ckt designu pak zkontrolovat napětí úrovně ...Jsem si jist, že tam bude něco špatně v tomto bodě.a pokud je ur dostat správné dodávky ..to může být problém v současné ....
Jak už jsem navrhoval, zkuste zvýšit VCCO na JTAG mírně.(Myslím, že jeho 5V) pro u. ..pokuste se ji zvýšit na 5,1 nebo 5,15 a poté zkuste blacnk check ur CPLD první ..

Check Page No-13 tento odkaz
http://www. ltera.com/literature/ds/m3000a.pdf @

http://www. @ ltera.com / literatura / ds / dspghd.pdf, strana-9

Doufám, že to pomůže u. ... kde ru od?

 
Ahoj, Pokud nemáte resovle problém, myslím,
že bych mohl dát metoda najít klíč.Nejprve byste měli vidět, zda nconfig pin lze Zbořím o stažení kabel.Toto je první tempa na začátku stahování.Specifikace čas pořadí naleznete v příručce CPLD.

 
Myslím si, že hluk na TDO je příliš JTAG, že nemůže přečíst JTAG ID

 
Nazdar,
Měl jsem tento problém s @ ltera FPGA zařízení.Problém byl paralelní port, na můj notebook nemohl zvládnout úrovních že @ ltera ByteBlaster byl vytváríte.

Změnili jsme náš ByeBlaster na ByteBlaster MV a pracoval na všechny notebooky kromě 2 počítačů Compaq.

Pokud můžete, přidejte pullup rezistoru na TDO signálu, může vám pomoci řídit signál na úroveň, počítač může "číst".

BR,
/ Farhad

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top