Hledáte pro knihovnu UNISIM pro Active-HDL

[R2_artur]

Dobrý den, já používám Active-HDL (Aldec) 7.2 Student Edition a mám problém s unisim knihovně. Nemohu aktualizovat knihovnu modulu z Aldec webové stránky, nevím proč. Chyba masáž - Nemáte 7.2.1643 verzi, ale já jsem 7.2.1644 SE a některé problémy, takže jsem opravdu potřeba soubory s unisim knihovně. Dalo by se nahrát mi to, nebo možná máte nakonec projekt s uart16550. Thx

 

[rsrinivas]

jednoduché by si jej stáhnout přímo od firmy Xilinx. nebo mi ur mail id

 

[R2_artur]

kjik2.r2 (zavináč) gmail.com Thx

 

[buts101]

pošlete mi taky stejnou knihovnu ... ashish.batajoo @ gmail.com

 

[R2_artur]

@ Rsrinivas thx moc, jsem poslal e-mail na Vás s malou zeptat, nebo možná někteří jiní uživatelé má *. lib soubor z unisim knihovny, protože bez této hlavičky souboru jsem nemohl atach knihovnu Aldec. Můj e-mail: kjik2.r2 (at) gmail.com Thx.

 

[R2_artur]

Dobrý den, mám nový problém a je třeba nového řešení složka LUT4 - syntéza translate_off generické (INIT: bit_vector: = X "16") - syntéza translate_on port (O: z STD_LOGIC; I0: v STD_LOGIC; I1: v STD_LOGIC, I2: v STD_LOGIC; I3: v STD_ULOGIC); konce složky; atribut INIT: string; atribut INIT z mux1_lut: label je "E4FF", začínají - 8 - 1 multiplexeru převést paralelní data na sériovou mux1_lut: LUT4 - syntéza translate_off generických mapa (INIT => X "E4FF") - syntéza translate_on port map (I0 => bit_select (0), I1 => data_in (0), I2 => data_in (1), I3 => Tx_run, O => data_01) a kompilátor --- # Chyba: ELAB1_0020: kcuart_tx.vhd: (227, 0): Typy neodpovídají za generické "INIT". Co je špatně?