Hodiny cyklus korekce okruhu

[sachinagg77]

Mám v úmyslu navrhnout "Clock cyklus korekce obvod", který zvládne vstupní hodiny s pracovní cyklus v rozmezí od 20% až 80% a výstupní hodiny s 50% pracovní cyklus [s tolerancí 1%]. Dalším důležitým požadavkem na okruhu je nízké kolísání výkonu, protože okruh je určen pro poskytování hodiny na vysoký výkon ADC. Byl bych vděčný, kdyby někdo mohl mne informoval o některých relevenat odkaz na začátku projektu. Děkujeme Sachin

 

[jfyan]

Ahoj Sachin, jednou jsem četl dva články o cyklu hodiny cerrection povinnosti, z nich je G J. Maneatis, "nízkým zkreslením proces independant DLL a PLL založených na samoregulaci, neobjektivní techniky", JSSC VOL.31.NO11, 1996. druhý je J. Lee, "tichý fast-lock-lock fáze fáze-uzamkl smyčku s adaptivní řízení šířky pásma, JSSC VOL35.NO8, 2000. Doufám, že to pomůže. Užijte si to! Jeff.yan

 

[VVV]

Pokud můžete poskytnout čas na dvojnásobné frekvenci, pak jednoduchý flip-flop bude stačit dobře. V opačném případě můžete zvážit použití PLL, jehož oscilátor zajišťuje 50% pracovní cyklus. Alternativně může PLL běžet na dvojnásobnou rychlost a výkon může být opět dělí dvěma používat FF, pro 50% pracovní cyklus.

 

[sachinagg77]

Děkujeme, že jste JFYAN za odkazy. Díky VVV pro návrhy. Zapomněl jsem se zmínit ve své původní zpráva, že hodiny požadované frekvence je 110MHz. Jak nemám PLL, který může poskytnout nízkým zkreslením výkon na této frekvenci, já používám krystal generátor pro generování hodin. I když se výkon generátoru crytal má 50% DZ, se rozkládá na své cestě ke skutečnému Data Converter [díky radě nedostatků atd.]. Jakékoliv další připomínky jsou vítány. Co se týče Sachin