Hodiny DDR paměťové moduly

[lvwx]

Chci kontrolu 3 DDR paměťových modulů, které FPGA, ale i otázka, jak se mohu zabývat hodiny těchto Memory Modules.Connect nimi spolupracovat na FPGA nebo připojit je jednoho po druhém do FPGA? A dělá jim neeed každém zápasu odpor?

 

[Aoxomox]

se podívat na JEDEC standard pro DDR DIMM.
např.http://www.intel.com/technology/memory/pcsdram/spec/ddr_unbuff_dimm_spec_09.pdf

Na každý paměťový modul je clockline je wired pro každý čip.takže když s 8 IC na modul máte řídit 8 krát kapacity tohoto kolíku.při připojování 3 modulů ...je to 24 pinů s 266MHz nebo dokonce i více.měli byste myslet samostatně dodává moduly.Sladěné odpory nejsou potřeba.(V Jedec standard těchto linek má 10 ohmů v sérii).

Více než kriticky odolnosti je wirelength z clocksignal.všechny dráty do jednoho modulu by měl mít téměř stejnou délku.Pravděpodobně je to dobré dloužit pak clockline trochu tak, že všechny ostatní signály jsou stabilní když impuls k této linii vyskytuje.