Idea pro připojení FPGA na datové sběrnici

[djnik1362]

Dobrý den mám 8-bitová datová sběrnice, která spojuje několik Nárazníky a zámky na microcontrller AVR. Chci se připojit k FPGA BUS, abych mohl komunikovat s FPGA. Rozhodl jsem se použít 8-bitové zámek krmit datová sběrnice FPGA jako vstup a 8-bitové paměti k získání dat z FPGA a pošlete je na datovou sběrnici. Mohl bych použít "inout" strukturu v FPGA, ale já dávám přednost použití výše uvedené struktury. Předpokládejme, že mám 5 software blok v FPGA, které mají 8-bitový výstup, který se musí krmit BUS. I připojení A15-A13 adresovou sběrnici na FPGA, tak jsem si mohou vybrat z 8 bloků FPGA. Používám 8x1 8-bit MUX v FPGA, že s A15-A13 signály a signál RD vybrat bloků výstup pro připojení na sběrnici. Rozhodl jsem se vytvořit 3 software bloky, které mají 8-bitové vstupy z datovou sběrnici. Můj nápad je použít DeMux na FPGA a 3 8-bitový D-FF pro každý blok, který se "posedge" z WR signálu západka, až datová sběrnice správnou D-FF. Napsal jsem kód Verilog a simulovat strukturu Xilin ISE 9.1 a to fungovalo správně. Potřebuji své myšlenky, že pokud tato konfigurace funguje v praxi. Díky za vaši podporu.

 

[FvM]

Zní to slibně tak daleko. Proč se prostě vyzkoušet - nebo použít simulátor?

 

[djnik1362]

[Quote = MKO] Zní to slibně tak daleko. Proč si prostě vyzkoušet - nebo pomocí simulátoru [/quote] Protože naše PCB je velmi složitá a nemáme dost času. Jsem simulovat s Xilinx ISE, a to práci, ale i třeba některé praktické nápady, které potvrzují můj návrh. Jakou máte představu o připojení FPGA na sběrnici bez ohledu na můj design? Díky za vaši podporu.

 

[farhada]

Můžete se připojit FPGA na jakýkoliv autobus bez nutnosti vyrovnávací paměti. To zjednodušuje návrh a usnadňují změny v budoucnosti. Kdysi dávno, měli jsme deska s 2 DSP TI a 2 Motorola Power PC procesorů spolu s 2 GB bloky, použili jsme velkou FPGA připojit k sobě a chovat se jako společná paměť pro všechny jednotky. Bylo těžké dosáhnout, ale fungovalo to správně. S pozdravem, / Farhad