Impedance Charakteristika a Pin problém

[OvErFlO]

Chci desing PCB pro FPGA TQFP144 s šířkou 0.254 mm pin, nyní za odpovídající mé FPGA s mou trať PCB na 50Ω musím šířce trati 0.526 mm s FR-4 s 0,32 mm tloušťky (vzdálenost signal- zem), ale to šířka trati není kompatibilní s šířkou pin FPGA.
Je to naprosto nezbytné odpovídající impedance?
Existuje další metoda pro snížení šířky sledovat na 0.254 mm??co mohu změnit, aby ho snížit?

díky

 

[Uky]

Závisí na frekvenci / rychlosti zájmu.Pokud je opravdu kritická, dielektrická tloušťka by měla být snížena tak, že stopy lze tenčí.Pak je také třeba zkontrolovat pryskyřice / vlákno poměru tloušťky vláken by mohlo ovlivnit Er na dálku.(A vybrat deska materiálu opatrní).S největší pravděpodobností se však, mohl byste krku dolů stopy šířku stejně jako se dostanete na polštářky.(A samozřejmě, toho lze dosáhnout pouze tehdy, pokud sousední piny jsou použity pro non-RF/slow rychlost účely).To závisí na tom, jak I / O byl směrován v FPGA ...

 

[OvErFlO]

Myslíte si, že 100 MHz je na vysoké frekvence?Přidáno po 25 minutách:Co je moje Zo když nemám design půdorys, ale pouze dvojí vrstvou PCB?

 

[jdhar]

Šance jsou, pokud používáte 2 vrstvy PCB, nebudete mít žádnou kontrolu nad Zo.Aby se vědělo, Zo, musíte kontrolovat výšku nad rovinou GND a znát hodnotu Er.Na 2 vrstvy rady, nemáte letadlo GND, a to iv případě, použité spodní straně jako pevný letadlo, pravděpodobně by neznal Er.A ne, 100M není vysoká frekvence, můžete dostat pryč, aniž by řízené impedance.