Instantiating součástí ISE

[ukapil]

Nazdar,
V @ ltera jsme instantiate jeden PLL, LVDS tx rx bloku pomocí Megawizard Plugin Manager.
Jak to dělám já v Xilinx ISE?
Také prosím, řekněte mi, co je lepší Stratix nebo Virtex II Pro?

pozdravy,
Kapil

 

[leon]

Xilinx poskytuje CoreGen.
Má stejné fuction jako MegaWizard v qu (at) rtus.

 

[leon]

V mé možnosti, Xilinx poskytuje lepší dokument a více rychle než přístroj @ ltera.Je však také dražší, že @ ltera
na přístroji.
Oba Stratix a V2p můžete vyplnit reqirment v žádosti.
Rozdíl v rychlosti, pouze je třeba brát při péči o vaše používání čipu je velmi vysoká.

 

[Sobakava]

kde můžu stáhnout cOregen?Je možné ji používat s Webpack 6?

 

[Sobakava]

Jsem nový x | linx.

Není to synthesisable pro webp (at) ck?:

Modul korenovém (pixel_clock, pixel_counter);
Vstupní pixel_clock;
výstupní [11:0] pixel_counter;

reg [11:0] pixel_counter;

Vždy @ (posedge pixel_clock)
začít
/ / To je nefunguje
pixel_counter = pixel_counter 1;
/ / To je pracovní
pixel_counter = 325;
konec
endmoduleI
Can't inkrement jeden reg?Dělal jsem to s M (at) X plus v LTER @ @.I use M0delsim pro simulaci a pixel_counter vypadá Hi-Z/undefined v simulaci.Co mám dělat?

Existuje nějaký krok-za-krokem začátečníků až po pokročilé knihy / ebook pro X | linx I5E?

Pozdravy

 

[Karlheinz]

zkuste toto:

Modul top_level (pixel_clock, pixel_counter, reset);

Vstupní pixel_clock;
drát pixel_clock;
výstupní [11:0] pixel_counter;
reg [11:0] pixel_counter;
vstup reset;
drát reset;

vždy
@ (Posedge pixel_clock nebo posedge reset)
začít

if (reset)
pixel_counter <= 0;
jiné
pixel_counter <= pixel_counter 1;

konec

 

[masivní]

zkuste tento kód:

Kód:

Modul korenovém (pixel_clock, pixel_counter);

Vstupní pixel_clock;

výstupní [11:0] pixel_counter;reg [11:0] pixel_counter = 0;Vždy @ (posedge pixel_clock)

začít

pixel_counter = pixel_counter 1;

konec

endmodule