ISE 8.2i, jak připravit dopad pro přenos dat

[modeonz]

Jak by ise8.2i připravovat na dopady na slaveserial k vysílání a přijímání dat

od spartánský 3e palubě, takže to mohu udělat pomocí chipscope a usb, tak jak si

i připravit JTAG pro to?

 

[echo47]

Váš dotaz je poněkud nejasný.

Máte Xilinx / Digilent Spartan 3E Začátečnickou Kit?You said "transmit and receive data", so are you trying to communicate through the board's USB port with a BSCAN macro and scan chain that you've put into the FPGA? Jestli
je to správné, pak budete chtít JTAG, ne Slave Serial.

Myslím si, že pouze uživatel-přístupné dva-pásmový způsob komunikace podporovaná Xilinx je "ChipScope Engine Tcl JTAG Interface".Viz poslední kapitolu svého "ChipScope Pro Dutinky Software a uživatelská příručka".

NÁRAZ pouze programy přístroje.To neposkytuje žádné uživatelské-dva-přístupné komunikace.

Četl jsem několik diskusních fór, kde lidé mají přeprogramovaná desky USB rozhraní CPLD umožnit dva-cesta komunikace s open-source USB / JTAG software, ale to se zdá být složitý a není povoleno Xilinx.

Nebo jsem to špatně svou otázku, a vy prostě chcete nastavit ChipScope pro standardní ladění?

 

[modeonz]

děkuji a můj přítel, to co jsem požadoval?ano a moje otázka je nejasná,
sorry
k tomuto