Jaký je nejnovější vývoj analogových EDA?

[hoteagle]

Jsem mistr student, který chce jít na mém Ph.D.Studie o Analog EDA.Většina výzkumných zkušeností mi souvisejí s fyzikálními VLSI designu, takže jsou tam některé dokumenty dává obecný popis této oblasti s důrazem na nejnovější vývoj a trend?

Je jistě nutné, aby v prváku jako já v této oblasti.Velké díky vám.

 

[news]

<a href="http://www.komputerswiat.pl/nowosci/sprzet/2010/49/plyta-glowna-lga-1155-spod-lady-tak-ale-bez-procesora.aspx"> <img align="left" src="http://www.komputerswiat.pl/media/2010/342/1549414/plytyglowne-zaj.jpg" /></a> Niektórzy sprzedawcy miewają przedświąteczne fantazje.<img width='1' height='1' src='http://rss.feedsportal.com/c/32559/f/491281/s/10691cac/mf.gif' border='0'/><br/><br/><a href="http://da.feedsportal.com/r/88739926561/u/0/f/491281/c/32559/s/10691cac/a2.htm"><img src="http://da.feedsportal.com/r/88739926561/u/0/f/491281/c/32559/s/10691cac/a2.img" border="0"/></a>

Read more...

 

[tlihu]

Můj seznam přání
1) D / A co-sim
2) Přesnost & & rychlost
3) LPE

 

[andy2000a]

hoteagle napsal:

Jsem mistr student, který chce jít na mém Ph.D.
Studie o Analog EDA.
Většina výzkumných zkušeností mi souvisejí s fyzikálními VLSI designu, takže jsou tam některé dokumenty dává obecný popis této oblasti s důrazem na nejnovější vývoj a trend?Je jistě nutné, aby v prváku jako já v této oblasti.
Velké díky vám.

 

[sutapanaki]

Slyšel jsem o firmách dělá EDA pro analogový obvod syntéza - jedním z nich je Analog Design automatizace.Myslím, že jejich přístup je založen na rozvoji nějaké expertní systém a optimalizační.Osobně doufám, že se jim to však v dohledné budoucnosti, nebo velkou část z legrace dělat analogové konstrukce budou pryč.Ale to je jen mého skromného názoru

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Úsměv" border="0" />

 

[hoteagle]

Děkujeme za vaši zprávu,
*****************************************
1."tlihu": první položku jste zmíněných je opravdu horké podle mého názoru.to relats se smíšeným-signál návrh a simulace, která je také hlavní oblasti výzkumu mě zajímá (samozřejmě EDA pro tuto oblast).Druhá je společný smysl pro všechny obvodu.Třetí, myslím,
že existuje mnoho dobrých EDA nástroje a to se týká nejen analogové, digitální, ale i fyzika.Mám používá Dracula z Cadence a EPIC (PowerMill, TimeMill) od Sysnopsys, ale nezná.Magma se daří v této oblasti pro DSM designu.
*****************************************
2."andy2000a": jak víte, tyto analogové EDA nástroje?Máte často používají analogové nástroje?Nejčastěji eda nástroje I nebo můj přítel je pomocí Virtuoso Mix-Signal designu pro životní prostředí.Já nevím, je tam nějaké společnosti používat analogový syntezátor udělat tam analog designu.Nejčastější věc, co vím, je, aby přijaly některé analogové IP adres a re-design je tak, aby byly vhodné pro stanoveno procesu a SOC čip prostředí.Mám pravdu?Nevím nic o analogové eda nástroje 'podmínka využití ve společnosti.
**************************************
3, "sutapanaki"
Souhlasím s Vámi

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Úsměv" border="0" />

Moje přítelkyně je také analogové konstruktér a ona mi řekla, že práce má bolesti, a pouze osoba, která stejně jako její přetrvávají na některé věci pro dlouhodobé může udělat dobře.Myslím, že mohu vyřešit některé jednoduché nastavení a nechat všechny náročné věci na počítači dělá.Pak budeme mít více času se projít nebo jít do kina.

Děkujeme za vaši pomoc a čeká na další.

Šťastný nový rok.

 

[rfsystem]

Ahoj hoteagle,

Mám nápad na podporu nástroj.Mám bolestivé zkušenosti s projekty, které mají smíšenou signál asi 50 analogových bloků a asi 20 elektráren módy.

Takže normální signál provoz bloků je ověřen simulací.Také spolupráce / coexistance / coimmunity je simulována.

Ale bolí to, co je v tom, že některé bloky nejsou úplné vypnutí.Jejich únik některých nA až mA.V simulaci jejich úniku pA v režimu "vypnuto".Důvodem je, že "analogové plovoucí brány".To jsou některé uzly jsou do vysoké impedance v režimu "vypnuto".Ale potenciál, že uzel je dependend o procesu nekontrolovaného stavu nebo se pohybuje v čase.Dále tento uzel řídit zařízení, které zvýší současnou spotřebu ..

Chcete-li mé chápání nástroje, které zdůrazňují takové nesprávné vzory není avaible a také nejsou projednávány ve výzkumu (IEEE obvodů
a systémy a podobně).Mohlo by to práce procházející byt netlist a pomocí vlastnosti z exsiting provozní bod analýzy.