jak desin "start / pauza tlačítka" v verilog

[thuyet]

drahý

Někdo mi může pomoci, jak koncipovat jako pauzy tlačítko.To znamená, že když jsme se poprvé aktivních to: => je START a další jsme stiskněte znovu: => je PAUSE. A pokračovat

pomozte mi někdo, prosím, nápady

Díky moc: D

 

[ls000rhb]

Možná vás soubor 1 bit v registru jako start / pause_n signálem, když píšete 1 do tohoto rejstříku, je spustí, zatímco wirte 0 je pauza.

BR.
ls000rhb

 

[avimit]

Pokud se start / pause tlacitko je provozován jako 'lidské' se zapomenout na používání dont 'klíč debounce'.No když lidí stiskne tlačítko, vygeneruje hlučných vln před setteling na logické hodnoty.Budete muset odfiltrovávat této 'hluk' nebo co by fungovat podle očekávání.Jeho velmi snadné dělat, jen hledejte v google.
Kr,
Avi
http://www.vlsiip.com

 

[master_picengineer]

jak desin "start / pauza tlačítka" v verilog?

Pokud jsem pochopil vaši otázku jsem věc, kterou byste měli použít konečný automat.
Elektricky speeking avimit dal Vám řešení v případě, že tlačítko bude mechanicky aktivovány.

 

[FrankCh]

Potřebujete některé debouncing obvody, neboť vždy, když stisknete tlačítko, okruhu dostává více impulsy namísto jednoho přechodu.

Podívejte se na tomto projektu!
http://www.opencores.org/projects.cgi/web/keypad_scanner/overview

 

[jason99pan]

Souhlasím s master_picengineer

Můžete použít FSM designu těchto funkcí.pokud je stisknuto pauza, může stát i nadále.Tento stav bude pokračovat až do začátku je stisknuto.

Můžete si to vyzkoušet, hodně štěstí!

BR