S
samiksha
Guest
Jsem projektování přerušení řadič v Verilog.Mám problém, kterým čelí, je, když naše první přerušení potvrzení (INTA) signál přijde, budeme zapisovat data na datovou sběrnici.2. INTA, kdy přijde další údaje shud být v písemné formě druhé obdobně pro třetí INTA.nw otázkou je, jak zkontrolovat tři pulsy přicházející na stejný signál INTA.nd dávají různé výstup na datovou sběrnici na třech po sobě jdoucích INTA.
waiting for ur odpovědi
Thanku
waiting for ur odpovědi
Thanku