jak kontrolovat zpoždění interrrupts?

S

samiksha

Guest
Jsem projektování přerušení řadič v Verilog.Mám problém, kterým čelí, je, když naše první přerušení potvrzení (INTA) signál přijde, budeme zapisovat data na datovou sběrnici.2. INTA, kdy přijde další údaje shud být v písemné formě druhé obdobně pro třetí INTA.nw otázkou je, jak zkontrolovat tři pulsy přicházející na stejný signál INTA.nd dávají různé výstup na datovou sběrnici na třech po sobě jdoucích INTA.
waiting for ur odpovědi
Thanku

 
Můžete snadno zkontrolovat, že v simulaci ...
Chcete se podívat na hardwaru ...?
Pokud chcete to používat pro ukládání digitálních dat Oscope.

 
hum, I'm not really understand your question.

wan si zkontrolovat INTA vstupní impuls?přerušení puls by se měly promítnout do externích, takže by se měly použít signál přerušení, aby váš řadič přerušení.Takže myslím, že není bát přeruší vstupní signál a můžete jednoduše zobrazit signál pomocí osciloskopu.

 
stačí použít 2-bit čítač počítat vnějšího přerušení.Pak budete vědět, jaké údaje by měly být umístěny na autobus.

 

Welcome to EDABoard.com

Sponsor

Back
Top