Jak minimalizovat spotřebu energie pro logiku CMOS?

V

vreddy

Guest
může někdo expain, pro logiku CMOS dávají různé techniky pro snížení spotřeby energie spotřeby.?? Díky předem .....
 
Jednou z možností je snížit napájecí napětí, dává kvadratická úspory energie, v ideálním případě. Velikosti tranzistorů i věci, například z měniče, to je navrhl, že výstupní přechod svah je mnohem delší, než je vstupní náběhu / doběhu, ke snížení statické současné rozptýlení. Ale opět, pokud se podíváme na globální obraz, což je zhruba stejně, je rozumný přístup.
 

Welcome to EDABoard.com

Sponsor

Back
Top