Jak mohu zvýšit řídit sílu výstupu LVDS z Spartan3

[jay_ec_engg]

Ahoj přátelé ...
Jak mohu inrease řídit sílu výstupy LVDS z Spartan3 FPGA?Mám externí koncovky na bard podle app na vědomí, ale snižují napětí těchto signálů.Zjistil jsem, že mohu zvýšit úsilí sílu pouze LVTTL a LVCMOS signálů omezení editoru v Spartan3.Existují jiné možnosti pro zvýšení th řídit sílu signálu LVDS?Slyšel jsem, LVDS Rozšířené dělat ..Bude to fungovat?

 

[echo47]

Terminátor sníží amplitudu, ale to je v pořádku.Signál by měl stále ještě splňuje požadavky LVDS.Dobrý info:
http://www.national.com/appinfo/lvds/0, 1798,100,00. html

LVDSEXT zvýší napětí, ale je to obvykle není nutné.