Jak otestovat, nebo simulovat jitter o LVDS TX?

[fanrourou]

Ahoj, každý:
Má někdo kniow, jak test nebo simulat jitter o LVDS TX?
a jaké jsou struktury LVDS TX pro nízké napětí?

 

[neoflash]

LVDS Tx design je do značné míry standardizované.Můžete se podívat na dokumenty a normy, z National Semiconductor.

Můžete se také podívat IEEE papíry.Pokud nemůžete najít, dejte mi vědět.

LVDS řidič v podstatě liší od sebe navzájem v několika způsoby:

1.ať už cascode svůj zdroj proudu?
2.ať už to CMFB?

Jste-li s nízkým napětím, můžete přeskočit cascode.Máte-li žádné požadavky na společné režimu hluku, můžete přeskočit CMFB.

 

[fanrourou]

neoflash:
Potřebuji IEEE papíry na LVDS, ale nemohu downlowd.
Mohl byste být tak laskav a pošlete mi?
My email:
xihuwang (at) 126.com

 

[neoflash]

pls počkejte, až příští týden pracovních dnů.

 

[fly6987]

neoflash napsal:

pls počkejte, až příští týden pracovních dnů.

 

[jfyan]

fly6987 napsal:neoflash napsal:

pls počkejte, až příští týden pracovních dnů.

 

[sandeep_torgal]

Prosím, pošlete to na palubě místo posílání papírových jednotlivě ....

 

[layes2]

hodně mluví papíru IEEE o tomto

 

[neoflash]

fanrourou napsal:

neoflash:

Potřebuji IEEE papíry na LVDS, ale nemohu downlowd.

Mohl byste být tak laskav a pošlete mi?

My email:

xihuwang (at) 126.com

 

[AVT]

o jitter - jako jitter závisí na hluk v etapě řidič TX můžete udělat přechodné hluk simulace s mmsim / přízrak z kadence - Pokud používáte kadence nářadí ...

Po spuštění přechodné hluk simulace s pseudo-náhodný-bit-generátor, nebo jen pulzní zdroj můžete eye_diagram s kalkulačkou a dostanete, co chcete ...

další způsob, jak získat informace o jitter je použít PSS a pnoise ...