N
nooby_rat
Guest
Jak mám vytvořit takové dělit 96 CLK navenek, která je ve fázi se zdrojem CLK?
Je možné pro off-chip PLL dělat tuto práci?A jak bych se měl jít Abt dělat, že?
Díky!
Naposledy upravil nooby_rat dne
27. února 2009 6:15, 1 editovaný čas celkem
Je možné pro off-chip PLL dělat tuto práci?A jak bych se měl jít Abt dělat, že?
Díky!
Naposledy upravil nooby_rat dne
27. února 2009 6:15, 1 editovaný čas celkem