Jak provést s otevřeným kolektorem logiku ve VHDL?

Y

yamaha

Guest
ahoj, jak provádět otevřeným kolektorem logiku ve VHDL, jde yam
 
Pokud jste propojení na externí připojení, které vyžaduje otevřený kolektor charakteristiky (např., PS / 2 rozhraní), pak si můžete simulovat otevřený kolektor nárazníky s 3-státní vyrovnávací paměti: out_signal
 

Welcome to EDABoard.com

Sponsor

Back
Top