Jak psát tristate brány v Verilog,

[googlegzh]

to může "DC"

 

[eda_wiz]

přidělit TRI_OUT = (EN)?1'bZ: ABC;
Naposledy upravil eda_wiz dne 27 března 2006 17:36; edited 1 krát v celkové

 

[rakko]

Myslím, že máš rovnice dozadu.Přiřazení je vlastně naopak.

 

[eda_wiz]

rakko napsal:

Myslím, že máš rovnice dozadu.
Přiřazení je vlastně naopak.

 

[fotbal]

je snadné
přidělit tri_out = (enale)?1'bZ: tri_in;

 

[AlexWan]

Obvykle používáme Tri-State polštářky ve piny čipu.

 

[billjoy]

uvnitř čipu
my dont použití tri stavu
(Možná pro FPGA je OK, ale ASIC normálně ne)
V ASIC
pouze PAD použití tri-state
takže byste měli používat pouze tri-state (gate), v chování kód
ne RTL kód