Jak se dostat na 1 / 3 pracovní cyklus 50% z hodiny cyklus?

[Alles Gute]

Jak získat 1 / 3 pracovní cyklus hodiny z 50% hodin cyklus?

 

[v_c]

Za prvé, aby 50% clo a zpoždění signálu jej (pomocí právě propagace zpoždění brány nebo pomocí RC obvodu). Pak se 50% clo a signál zpožděný signál a dát je do brány A. Výsledkem by měl být puls s pracovním cyklem <50%. Trik je vybrat správné hodnoty R a C, aby vám správné zpoždění. To závisí na tom, co frekvence vašeho hodiny pracovní cyklus. Měli byste udělat odpor potenciometru, takže si můžete vyladit to. A teď, co jsem popisovat nahoře je velmi hrubé otevřený-smyčka řešení. Jak přesně se 30% musí být? S pozdravem, v_c

 

[VSMVDD]

použití CD4059 nebo 74HCT4059 pak můžete program přesné rozdělení na přesné místo označit třeba i za použití mikro i na jam vstupy, že výše uvedená metoda je příliš surové

 

[pthoppay]

Pokud chcete realizovat v IC pak použít jako vyrovnávací paměť zpoždění prvky, kde podle velikosti můžete ovládat své zpoždění. Prakash.

 

[v_c]

VSMVDD - souhlasím s vámi. Jak už jsem řekl, moje je velmi drsné řešení, které jsem použil v minulosti, když jsem neměl všechny díly pro správný návrh. Jedná se o "rychlé a špinavé" řešení. S pozdravem, v_c

 

[Alles Gute]

v_C [/tex]

"užití CD4059 nebo 74HCT4059" máte na mysli použití frekvence dělič? Stejně jako pomocí děliče-by-3 frekvence dělič? Ano, tímto způsobem se můžeme dostat 1 / 3 pracovní cyklus hodiny, ale na 3-krát nižší frekvence. Moje Klíčovým požadavkem je nezvyšují hodiny jitter příliš mnoho.

 

[artem]

není možné se dostat 1 / 3 bez pasivní nebo nějaký druh PLL nebo povinnost měření. Protože to není možné zvládnout nárůst nebo pokles čas bez zpracování plné periody signálu. Samozřejmě můžete navrhnout zpoždění obvodu. To je věc věcí, které si zaslouží toto úsilí. Ale můžete dostat 1 / 3 daně z dvakrát nižší frekvenci, než vaše vstupní frekvence: extrakt vstupní signál je zvýšit a pád zpožděním obvodu (znamená, že dvojitý frekvence, není důležité, v této době), a dodávek zdvojnásobil frekvenci synchronní čítač. Pak připojit čítač je div / 2 a div / 4 výstupy A. Na výstupu A to dostanete požadované daně bez jitter. I dont pamatovat ID čipu, ale je snadné najít. Počítadlo musí být synchronní, jinak je možné se dostat nežádoucí výkyvy na výstupu A.

 

[VSMVDD]

/ N rozdělí vstupní frekvence / poměr mezi faktory n, takže je možné snadno jen pomocí / na PLL je / n pultu stejně jako je 4059, který lze rovněž použít jako součást PLL tak, aby vaše právo a tak jsem i pasivních prvků však arent potřeba rozdělit 50% clo se dostat do potřebné označit místo, a to výstup 4059 bude neuvěřitelně stabilní a plně nastavitelnou v 1% nebo vyšší kroky tak to zvyklý měnit frekvenci jen známky do vesmíru připojené Je plány jsem našel na internetu na vodní bázi paliva i plynový generátor přepracoval ji a používá obvod jako celek galvanické to funguje velmi dobře v této práci skutečně uvidíte obě metody jsou zaměstnány pomocí 555 časovače dostat frekvenci a PWM výstupy dvojího výstupního napětí základní frekvence běží nízké @ 100Hz - 10 kHz horní PWM výstup je programovatelný plnému využití 4059, ačkoliv z vaší práci, kterou potřebujete pomocí 555 na jeho vlastní je dostatek si můžete stáhnout demo Proteus VSM odtamtud webu [url ] www.labcenter.co.uk [/url], nebo to bude také otevřena v lite verzi z roku v6.6 sp3

 

[Davood Amerion]

Alles Gute, jste řekl:

"Mým hlavním požadavkem je, nezvyšují hodiny jitter příliš mnoho."

a tebe dont zmínil frekvenční rozsah, a je-li pevná nebo pohyblivá! tak jako tak, pokud výstupní kmitočet je variabilní, jediná cesta je pomocí PLL (a použití rozdělit o 3 dělič). který z nich je nejdůležitější? jitterfree nebo 1/3division přesnost? pokud timming přesnost je nejdůležitější, můžete použít PLL jiného, pokud chcete jitter volný výstup, můžete použít pasivní METHODE. Také, pro vysoké frekvence, můžete použít několik měnič buffer pro generování potřebné zpoždění. S pozdravem, Davood.

 

[Alles Gute]

Děkuji vám všem za odpověď. Pro můj úkol, nízkým zkreslením je moje priorita, to nepotřebuje velmi přesný 1 / 3 pracovní cyklus, zhruba 1 / 3 je dost. Frekvence může být variabilní. Takže myslím, že použít oddělovač-by-3 frekvence dělič je nejjednodušší způsob. (I když, to bude stát více energie, protože 3-krát vyšší frekvence je používán.)

 

[VVV]

Použití dělí 3 a dostanete 1 / 3 DC, a to od frekvence třikrát vyšší. Jediný FF balíček je dost. Podívejte se na tomto okruhu.

 

[montage2000]

přímo dostat je těžké, protože dostat perfektní zpoždění není snadná věc, může být jiným způsobem přes PLL nebo DLL

 

[cretu]

to by mohlo pomoci udělat všechno diferenciální a CML. budete mít nižší jitter

 

[gordonlear]

a získejte 5 krát?

 

[asic_ant]

Mám některé materiály pro tebe