Jak se měří digitálním PLL parametrů

[jnaneshm]

Ahoj, já dělám projekt na ADPLL (všechny digitální PLL). Napsala jsem VHDL kód a syntetizovány to na FPGA, ale i třeba vědět, zda je možné měřit parametry jako jitter atd. pro všechny digitální PLL. Pokud ano, jak to provést?