jak se s pár RAM / ROM v primetime?

[ls000rhb]

q: jak se s pár RAM / ROM v primetime?

Píšu prázdné moduly RAM / ROM při syntéze netlist.After RTL a P & R, i generovat postlayout bránu netlist z Apollo.Read postlayout netlist v hlavní čas, zjistil jsem, RAM / ROM je stále černá box.i myslíte o načasování Infromation přístavy v RAM / ROM může být ztráta.

q: jak se s pár RAM / ROM v primetime?

 

[jjww110]

existují RAM a ROM tming model v knihovně, v pt, měli byste si přečíst tyto modely, a bod bude kontrolovat načasování o rozhraní s ROM a RAM.

 

[spauls]

dát do knihovny (db)

 

[johnz]

paměť překladač generovat lib soubor v ASIC design, pak použijte DC nebo pc generovat db soubor lib.