Jak simulovat netlists jako EDIF a NGC soubory?

O

omidsht

Guest
Ahoj,
Chceme-li instantiate EDIF nebo NGC netlist soubor VHDL kódu, tak jak můžeme simulovat ve ModelSim nebo activehdl?
v ModelSim když jsem zkopírovat soubor EDIF nebo NGC souboru ve složce, poté, co jsem napsat ve VHDL kódu a instantiate ji jako konstrukční části, kdy začíná simulovat, to říká: je to pro ně není závazné!Zdá se, že není vidět nebo uznat netlist!
tak co mám dělat?
díky pokročilé.

 
HI,
Nemyslím si, že můžete simulovat svůj design, který snadno, budete možná moci přidávat ty EDIF soubory a NGC soubor do svého konečného návrhu a když design je plně směrována a zmapovat, můžete vytvořit post-layout simulace Vašeho návrhu a Tímto způsobem můžete simulovat celý design.

Jeden jednoduchý způsob je vytvořit malý projekt pro každou EDIF a NGC soubor a simulovat to tak.

Doufám, že vás tato odpověď užitečné,

Na zdraví,
/ Farhad Abdolian

 
Ahoj Vážení Farhad, jsem synthezied moje VHDL kód s ISE9.2 a já jsem vytvořil
post-synthesis simulační model (nebo PAR).potom, když chci simualte, že
post-synthesis model (nebo PAR), po nějaké době ellapsed v simulaci (velmi krátké
, Přibližně 20000 ns) se dostane následující chybu a simulace zastávky:
error: (vsim-3601), iterační limit dosáhl v době 20200 ns.
Poznámka: zpoždění zkrácena v průběhu zpracování návrhu.
Co mám dělat?díky pokročilé.
(Jsou u íránské? Jsem já).

 
Ahoj Omid,
Ano, jsem íránské, ale žije v zahraničí za posledních 25 let.

Našel jsem to o vaší chybové hlášení:
Citace:

Tato chyba obvykle znamená, že ModelSim se zasekl v nekonečné smyčce.
V VHDL, může tento stát, když je signál umístěn v citlivosti seznamu a tento signál se změní v procesu.
Signál mění, čímž dojde k procesu, který mění signál, který znovu spustí proces a cyklus pokračuje.Následuje jednoduchý příklad procesu, který způsobí nekonečné smyčky:proces (počet)

BEGIN

Počet <= nepočítá;

Ukončit proces;
 

Welcome to EDABoard.com

Sponsor

Back
Top