Jak simulovat rušení hluku v PLL?

[flyinspace]

Ahoj,
Jak jsme všechny známé, může fáze Hluk PLL je simulováno SpectreRF podle PSS & Pnoise analýzy.Nicméně, v důsledku PN prostě patří k povaze hluku tranzistorů a rezistorů.Moje problémy jsou:
1, napájení a část také vyvolávat hluk do obvodu PLL, jak potom zvážit jejich vliv na celý výsledek PN?
2, Nyní PLL okruh je obecně v Mixed Signal IC nebo SOC, pak se rušení hlukem z digitálních částí mohou také přispět k PN když je to efekt může být snížena o rozumné uspořádání.Jak můžeme považovat v tomto smyslu?
3, lze tyto účinky mohou být simulován SpectreRF?Je-li to možné, tak jak na to?

 

[uncle_urfi]

Substrát pro hluk, musíte model substrátu první.
Existuje několik Kluwer knihy na injekce hluku přes substrátů.

Empiricky, výsledky simulace PSS jsou o 10 dB vyšší než skutečné měření, pokud jste udělali něco příliš lehkomyslně s rozvržení.

To lze minimalizovat pomocí tlumivky mezi VDD a PMOS zkreslení tranzistory, esp.v kruhu oscilátory.a připojení základě analogových a digitálních obvodů on-chip. (ano, to 's právo čtete správně, musí se připojit důvodů onchip)

Podívejte se na přiložený práce Li Lin z Berkeley.Ona použila 200mV signál na různých frekvencích v sérii s thepower dodávek pro měření rušení.
Omlouváme se, ale musíte přihlásit do zobrazení tuto přílohu