Jak snížit výkon v back-end flow?

[blueant]

Jsem back-end inženýr. Kdokoliv může mi říct, jak snížit spotřebu v back-end flow? A některé nástroje? Díky.

 

[sree205]

Nevím, hodně o nástroj perspektivy, ale v poslední době jsme koncept tzv. Power-vtokových velmi hodně podobný hodiny gating. koncepce tzv. Multi-VDD a multi-Vt jsou také použity ke snížení spotřeby energie. získat lepší představu, přečtěte si "s nízkým obsahem metodiky moc designu" Jan rabaey.

 

[blueant]

Děkuji vám sree205. Ale hodiny-vtokových a multi-Vt by mělo být provedeno do front-end inženýr, co se může back-end designér dělat? Kromě toho jsem nenašla knihu, pls pomozte mi, díky

 

[eternal_nan]

Mýlíte se v obou směrech. Oba hodiny gating a Vt swapování, jsou zpravidla alespoň zlepšil na v zadní konec (post syntéza). Ve skutečnosti, u většiny firem Vt swapů na post-layout netlists, protože načasování je přesnější. Kromě toho zadní návrháři se mohli pokusit o trase signály, které patří k rychlému hodiny domén na kovové vrstvy s nižší strop / um minimální šířka drátu. Mohou se pokusit do vesmíru z rychlé přepínání signálů s více než minimální vzdálenost. Zlepšit flloor plány na redukci dlouhých tras.

 

[bbgil]

hi. To může znít hloupě, ale můžete si je popsáno back-end toku a jeho rozdíl s front-end toku, pokud je takový termín. děkuji

 

[srkumar81]

u může dělat více VDD, stejně jako síla vtokové. U lze použít také výkonové spínače k minimalizaci spotřeby energie.

 

[blueant]

Myslím, že více-VDD by měl používat knihovny rozdíl napětí na syntézu, že jo? Někdo můžete mi říct, jak to detailně? Nebo intraduce nějaké papíry. Díky.

 

[sumit_techkgp]

Největším problémem zadní operací a tolik omezené záměrné omezení a systém deign, prakticky snížení výkonu není možné v zadní konec operace. V Layout mohou také nedbalé uspořádání zvýšit současnou spotřebu, ale dobré rozložení nelze snížit výkon !!!!!!

 

[srkumar81]

Pro multi-VDD můžete používat různé knihovny pro syntézu. Dispozice sám je rozdělen do několika oblastí napětí. Když buňka z low-napětí domény mluví buňky v oblasti s vysokým napětím, pak budete muset použít úroveň řazení za to.

 

[wkong_zhu]

využití energie kompilátor může pomoci. Je to použití hodiny gating metoda, ale dá vám DFT problém ve stejném čase. Můžete rovnováhu.

 

[lnc]

Existuje mnoho metod a technologií na snížení celkové spotřeby energie na čipu design. Obecně platí, že celková spotřeba energie je součtem dvou složek: 1. Statická spotřeba energie (energie v pohotovostním režimu) Je znám jako únik energie. 2. Dynamický výkon (činný výkon) 2,1 vybíjení / nabíjení externí čepici. (SWCAP výkon) 2.2 Vnitřní energie.

 

[shiv_emf]

moc ostrovy nebo výkon domény swtiching .. Hodiny gating, více napětí domény .. tyto r několika nízkých techniky moc design, ale JAK r thry provedena ???????????? Je to předek nebo zadek práci ...? Myslím, že přední část syntézy bude hav různých knihoven pro každou doménu napětí .... Opravte mě jestli se mýlím díky Shiv