jak specifiy rozsahu pro řetězec datatype v VHDL

V

venkatesankalidass

Guest
Vážení,
jak specifiy rozsahu pro řetězec datatype v VHDL

 
Zní to, jako byste se Verilog uživatel ..
No kamarád ...jako řetězec constuct není pro synthesis.You skutečně neobtěžují dát libovolný rozsah jí ve VHDL.
Stačí jen říct .... řetězec (č. řetězce jsou připojeny k tomuto ... věř mi)

 
venkatesankalidass napsal:

Vážení,

jak specifiy rozsahu pro řetězec datatype v VHDL
 
Zeptám se tímto způsobem ... neuvádějí žádné omezení pro řetězec doslovný ... jeho ničemu.

 

Welcome to EDABoard.com

Sponsor

Back
Top