Jak vybrat wireload modely pro syntézu?

[dr.farnsworth]

Nazdar,
Jak se rozhodl, který drát zatížení modelu, který si pro syntézu v konstrukci kompilátor?

Thank you in advance

Pozdravy
Dr.Farnsworth

 

[utmseng]

Jsme závisí na bráně počet zvolit drátu zatížení modelu.Jak víte, drát zatížení model je model, který je založen na velikostech brány počítat.

Pro větší velikosti design, wire_load_table bude mít větší fanout délky, naopak.

Například,

wire_load_table ( "small_design") (
fanout_length (1, 3);
fanout_length (2, 11);
fanout_length (3, 14);
fanout_length (4, 17);

wire_load_table ( "big_design") (
fanout_length (1, 100);
fanout_length (2, 200);
fanout_length (3, 280);
fanout_length (4, 399);Měli byste být schopni získat data z vašeho slévárny.Obvykle poskytují tyto údaje na základě jejich předchozí konstrukci statistik.

Můžete set_wire_load_model a set_wire_load_mode v DC, a je možné odkázat na manuálové stránky pro více informací.

Hope this helps!

 

[odeafeiner]

nazdar,

Radši byste zkontrolovat listu od svého prodejce backend (knihovna dodavatel) pro přesné wireload modely settting.Ale lidé řekl, že není potřeba wireload modely s moderní fyzikální nástroji na syntézu.žádné zkušenosti s tímto.

pozdravy,

 

[utmseng]

Souhlasím.

Kromě toho, od toho, co vím, nejnovější verze DC nepotřebují wireload model.Můžeme přímo číst v knihovně do fyzického DC, a mám podezření, DC, může udělat něco podobného, aby Synopsys fyzické kompilátoru minimální fyzické kompilaci.

 

[dr.farnsworth]

Díky,

Ale musím zadat wireload modelu do fyzického kompilátor?Nejspíš proto, že konstrukci kompilátor není aktuální, ale pouze pro výpočet odhadu drát zpoždění z technologických knihovny, nemáme specifikovat wireload modelu ... Opravte mě, jestli teď špatně prosím ..

 

[bronzefury]

Pokud nejsou vstupní a výstupní piny na Vaší čipové, budete pravděpodobně muset zadat wireload model tak, aby nástroj syntézy vybere správný buffer sílu.

 

[mic_huhu]

bronzefury napsal:

Pokud nejsou vstupní a výstupní piny na Vaší čipové, budete pravděpodobně muset zadat wireload model tak, aby nástroj syntézy vybere správný buffer sílu.

 

[utmseng]

Fyzický překladač nepotřebuje dráty zatížení modelu.Je schopen využívat Steiner trasu odhadnout délku drátu, protože nástroj by měl již informace o umístění.

 

[jjww110]

drát zatížení model je oblast-řízený!