Jak vypnout výstupní porty duing FPGA konfigurace

[bansalr]

1.Jak definovat výstupní piny jít do stavu vysoké impedance při programování a jakmile programování se provádí, měl by být definován data.

2.Jak definovat nastavit element IOB výstup, když GSR asynchronně vynuluje všechny IOB prvků stavu Low když FPGA initilizes jeho konfiguraci paměti.

 

[Iouri]

Proč, co potřebujete pro??Pokud budete potřebovat několik špendlíků, může ypu dát vyrovnávací paměť mezi nebo CPLD, buffer nebo CPLD bude conctrol prostřednictvím conf_done nebo init_done záleží na FPGA ....

jde,

 

[echo47]

1.Mnoho FPGA udělat automaticky.Pokud používáte Xilinx, přečtěte si také list o pin HSWAP_EN.

2.Někdo si zřejmě ukázat vám příklad, pokud nám sdělíte, o jaký typ FPGA, jaký software, a to, co design jazyk, který používáte.