Jak vytvořit big-konec strukturu paměti (jako 68000)

[yuenkit]

ahoj

Jak vytvořit big-konec strukturu paměti (jako 68000) pomocí Verilog?

Můj odhad by byl
reg [07:00] mem [0:1023] [00:01]