jak zavést hodiny zpoždění uvnitř CPLD?

[catrat]

Ahoj, přátelé
Pro splnění požadavku Tsu, chci zavést hodinové zpoždění v CPLD (ne FPGA, CPLD prostě jen rádi max3000a, lsimach4000v), jak to mohu udělat?
Díky!

Pozdravy

 

[Power-twq]

Myslím, že nelze provádět přidáním pufru mimo

FPGA čipu.

s pozdravem
catrat napsal:

Ahoj, přátelé

Pro splnění požadavku Tsu, chci zavést hodinové zpoždění v CPLD (ne FPGA, CPLD prostě jen rádi max3000a, lsimach4000v), jak to mohu udělat?

Díky!Pozdravy

 

[r_e_m_y]

Ahoj catrat,

Za @ ltera přístroje, můžete si k tomu přidáte LCELL součásti.
ve VHDL je LCELL prohlášení:
Kód:

SLOŽKA LCELL

PORT (a_in: IN STD_LOGIC;

a_out: OUT STD_LOGIC);

END SLOŽKA;