Je PT / formality výměna Gate Sim

[spauls]

Zdravím všechny,
Mám jeden pochybnosti,
Předpokládejme, že vaše Časování jsou splněny v době vlády a design je prochází v formalita,
Pak je to v pořádku dělat Gate Sims.
Prosím o radu.

 

[sunms]

Samozřejmě to je v pořádku dělat post_sim.
V naší společnosti, jen STA a Fv se přenáší, pak budeme dělat post_sim.A nebudeme utrácet příliš mnoho na post_sim.Ale v současné době, post_sim je stále ještě musí zpracovat.

 

[tony_taoyh]

Ano, jsem si také myslí, po sim je velmi důležité,
protože to může zkontrolovat, zda načasování skriptu je chyba ..
1) před layout (jednotka zpoždění) je rovněž významný;
Protože někdy, formality mohou minout
nějaký nesoulad; jsem splnit tento případ jednou.

2) Příspěvek layout je ověřit, zda načasování omezení s je kladen správně.

Tak také nutné ...

Já si myslím, nespoléhejte na jeden nástroj ...
Prodejce EDA vždycky říká, že jejich nástroj je perect ..
Ale když je problém generovat, jen hmmmmm ....
Možná, že po krátkém čase, jedna nová verze je tam,
Vítejte na download ...

 

[AlexWan]

ahoj, spauls

Formální a STA nemohou nahradit brány simulace (pre-a post-simulace simulace).

1).Formálních nástrojů pouze zkontrolovat funkci design.Je porovnat design mezi jednotlivými úrovněmi, a to jedno načasování.

2).STA nástroje budou kontrolovat načasování cesty, které nemáme set "flase_path" na.Nyní v design SOC, existuje mnoho hodiny domén.STA obvykle nemohou zkontrolovat cestu přes různé Hodiny domén.

Tak jsme si udělat dynamické simulace, brána simulace.

Hodně štěstí

 

[ic_kuang]

Nyní nemáme jednoduchý způsob, jak zjistit, zda STA omezení je správná.Příspěvek simulace je bezpečná metoda.

 

[funzero]

Gate-úrovni simulace je třeba udělat.
některé vady musí být simulovány najít.
Funkce correcty musí být ověřeny na gate-úrovni stejně jako při-rychlostní test!

 

[Power-twq]

Ne, možná byste měli spustit jednoduchý brány-sim ověřovat IO načasování je v pořádku!spauls napsal:

Zdravím všechny,

Mám jeden pochybnosti,

Předpokládejme, že vaše Časování jsou splněny v době vlády a design je prochází v formalita,

Pak je to v pořádku dělat Gate Sims.

Prosím o radu.

 

[lijian_18]

Gate simulace je velmi důležitý a nemůže být nahrazena PT / FM.

Pouze v případě, můžete si zajistili syntézy a STA skripty jsou správné.Ale to se stane málokdy.

 

[jjww110]

pro bezpečné, spusťte post-sim

 

[JesseKing]

Pokud design mají jen jeden ČLK, myslím, že post-sim může být nahrazen STA / FV.

mám pravdu?

 

[odeafeiner]

JesseKing napsal:

Pokud design mají jen jednu ČLK Myslím, že po-sim může být nahrazen STA / FV.mám pravdu?