K
kurukuru
Guest
Zdravím všechny, jsem nováček v FPGA ve VHDL jazyka, bylo mi řečeno, můj přítel se snaží psát kód, pomocí státní mašinerie coz je snadno čitelný a ladění. Mám kódované mého okruhu, jak je uvedeno níže, a já jsem přemýšlel, že to, zda tento styl kódování tzv. one-hot, nebo ne? (FYI, Četl jsem mnoho názorů na jedno horké teorie kódování, ale ne zcela pochopili, jak to vypadá ve VHDL kódu) nebo pokud to není jedna horká, jak by se opravit kód, aby se jeden hot kódování? Velice vám děkuji předem kurukuru
Code:
procesu (CLK, RST_L) začít if (RST_L = 0 "), pak wWR_EN