Je to druh kódu je jeden hot styl kódování

K

kurukuru

Guest
Zdravím všechny, jsem nováček v FPGA ve VHDL jazyka, bylo mi řečeno, můj přítel se snaží psát kód, pomocí státní mašinerie coz je snadno čitelný a ladění. Mám kódované mého okruhu, jak je uvedeno níže, a já jsem přemýšlel, že to, zda tento styl kódování tzv. one-hot, nebo ne? (FYI, Četl jsem mnoho názorů na jedno horké teorie kódování, ale ne zcela pochopili, jak to vypadá ve VHDL kódu) nebo pokud to není jedna horká, jak by se opravit kód, aby se jeden hot kódování? Velice vám děkuji předem kurukuru
Code:
 procesu (CLK, RST_L) začít if (RST_L = 0 "), pak wWR_EN
 
I cant vidět, kde se znovu kódování států. Musíte přiřadit hodnoty pro státního rejstříku, v opačném případě je nutné říct, syntéza nástroj, který typ kódování, které chcete, ať už šedé kódu nebo na horké, atd. Pokud používáte ISE v souhrnné zprávě si můžete ověřit metodu kódování, který nástroj používán.
 
Velice vám děkuji za Vaši odpověď shastri.vs. Takže chceš říct, že můj kód je připraven k One-hot kódování. co musím udělat, je vybrat styl kódování volbu ve své syntéze program. Se mýlím? Mimochodem, já používám Lattice FPGA a ispLever jako syntéza program. Pak jsem zjistil, že je [FSM kódování = on (nebo vypnout)] ve vlastnostech systhesis nástrojů, to odkazuje se zapnout a vypnout jeden hot kódování? Díky moc
 
To neznamená, že to bude dělat One-Hot pouze kódování. To může dělat každý styl. U lze nastavit tak, aby One-Hot, pokud mají za předpokladu, že možnost. Jinak u vypnout automatické kódování, a to ručně v kódu. V případě, že jsou 4 etapy v ur FSM třeba u 4 bit státního rejstříku udělat jednu horkou. U nutné konfigurovat každý registr následujícím způsobem. reg1
 

Welcome to EDABoard.com

Sponsor

Back
Top