Je tu frekvenci jitter?

[agump]

Je tam frekvence jitter s výkonem nestejnı Xilinx je DCM nebo Altera je PLL?Myslím, že Xilinx je DCM nebo Altera je PLL bude zámek se frekvence na vstupu hodiny, takže výstup nestejnı Xilinx je DCM dvou nebo alteram to PLL se stejnou vstupní hodiny nebude mít žádné frekvenci jitter.Je to pravda?Očekáváme Vaše poznámka.
S pozdravem.
Agump

 

[Sandeep Karkera]

Ahoj Agump,

Myslím, že tam bude malé množství jitter se ven dát, která je specifikována jako CLKOUT_PER_JITT_X v zařízeních Xilinx.

Zkontrolujte prosím, zda list

jde o
Sandeep

 

[agump]

Díky za comments.But myslím, že CLKOUT_PER_JITT_X by měla být fáze jitter.
S pozdravem
Agump

 

[Sandeep Karkera]

Aktuálně, že je období, jitter

K dispozici je také maximální fáze offset parametru
CLKOUT_PHASE

Jde o
Sandeep

 

[Power-twq]

Ano, není dlouhodobě frekvence jitter,

ale tam je cyklus podle frekvence jitter cyklu, který je vyvoláno

moc hluku a dalších obvodů hluk.

S pozdravem
agump napsal:

Je tam frekvence jitter s výstupem DCM nestejnı Xilinx či @ ltera to PLL?
Myslím, že Xilinx je DCM nebo @ ltera to PLL bude zámek se frekvence na vstupu hodiny, takže výstup z DCM dva nestejnı Xilinx či alteram to PLL se stejnou vstupní hodiny nebude mít žádné frekvenci jitter.
Je to pravda?
Očekáváme Vaše poznámka.

S pozdravem.

Agump