jsem použil asynchronní reset v mém návrhu, a teď našel ...

S

sunms

Guest
Použil jsem asynchronní reset v mém návrhu, a nyní se nacházejí v testu, že čip nefunguje stabilní.

Protože čip je asi 5 milionů brány, tak jsem se nevztahují synchronní reset v mém návrhu.

Ale nyní v testování systému, není třeba, že jsem resetovat Datastream připojení k jinému čipu.A čipu výstup bude v chaosu.

Tak může mi někdo říct, jak se vyhnout v budoucnu designu.Týkají pouze synchronní reset také není dobrá cesta, neboť bude zahrnovat additionl mnoho logiky.

 
Synchronizovat s vnější asynchrous reset obvodu synchronizátor.Také můžete použít Asynchrous uplatňovat synchronní deassert metodiky.

"Jen se vztahují na synchronní reset také není dobrá cesta, protože bude obsahovat mnoho additionl logiky."

Vlastně synchrnous Reset Flipflop spotřebuje méně prostoru než asynchrnous reset FFS.pokladní vaší knihovně datasheet

pozdravy
Naposledy upravil eda_wiz on 06 Apr 2006 15:09, upraveno 1 celkem

 
Je synchronní reset FF, že máte na mysli FF bez reset pin?
Pokud vím, je synchronní reset FF sestával z FF bez reset pin a mux.
Proto v oblasti synchronizace reset FF je větší než asynchronní reset FF.

V návrhu, mohou být některé FFS být bez resetu.

Pozdravy,
Jarod

 
whizkid má pravdu.Lze tento problém sovled pomocí
jak synchronizovat a asyn nastavení pro různé části?V reálném
Implementace je to ok?a v jaké části by měly používat synchronizaci, a jaké okolnosti
usd v async by si uvědomil, design?
díky.

 
Použijte to nejlepší z obou světů ..Použít RESET Synchronizer

http://www.sunburst-design.com/papers/CummingsSNUG2003Boston_Resets.pdf
vám pomůže ..

 
jarodz napsal:

Je synchronní reset FF, že máte na mysli FF bez reset pin?

Pokud vím, je synchronní reset FF sestával z FF bez reset pin a mux.

Proto v oblasti synchronizace reset FF je větší než asynchronní reset FF.V návrhu, mohou být některé FFS být bez resetu.Pozdravy,

Jarod
 
Dalším způsobem, jak si můžete myslet, je použití Schmitt-trigger vstupy pad s pullup (active-low reset, 5 ~ 10kohm).To může snížit pravděpodobnost, že se deska-úroveň hluku injekce do reset pin.

 
Pro takovou velikost čipu (5M hradla), s použitím uncontrolable reset signál, můžete se vytváří velká díra pro DFT.

Už jste každý myslel hmoty-výroba problémy?

 
ahoj, sandusty
mohl byste prosím vysvětlit více?

 
Pro DFT otázky, mějte async.reset pro všechny obvody.Nicméně byste chtěli použít synchronizaci ckts na velmi vstupní bod pro re-sync async.reset-singal z jiného čipu.

V současné době scan-vložení nástrojů lze upravit nastavení synchronizace problém vtokových reset signál generovaný v čipu.Ale pro safity důvodu bychom rádi, aby všechny obvody resetování async metody.

 
sandusty napsal:

Pro DFT otázky, mějte async.
reset pro všechny obvody.
Nicméně byste chtěli použít synchronizaci ckts na velmi vstupní bod pro re-sync async.
reset-singal z jiného čipu.V současné době scan-vložení nástrojů lze upravit nastavení synchronizace problém vtokových reset signál generovaný v čipu.
Ale pro safity důvodu bychom rádi, aby všechny obvody resetování async metody.
 
Myslím, že jeho nastavení není jednoduchá otázka v bráně-úrovni.

Když jsme tam dva nebo více čipů do systému, u'd lepší zvážit více případů.
Budou tyto čipy prosadit obnovení a uvolnění zároveň?
Pemitted by mohlo být to, že jeden čip by mohly být při dalším resetu čipu stále běží?
Existuje nějaké fyzické vrstvy protokolu / handshake mezi dvěma čipy?
Má hodnotu a reset reset statemachine být správný a rozhraní signálů, které nebudou porušovat protokol / podání ruky?

 
synchronní reset je problém, že to může fungovat, když není čas, takže pokud chcete obnovit čipu před PLL poskytuje čas, je třeba použít asynchronní reset.
POR je asynchronní reset.

 
Obecný problém asyn design u met.
většina učebnic nabízí příklady, a u může odkazovat na deepchip pro asynchronní reset diskuse, hodně štěstí

 
nazdar,
můžete použít synchronizátor obvodu nebo handshake řízení.

s ohledem,
Kul.

 
jarodz napsal:

Je synchronní reset FF, že máte na mysli FF bez reset pin?

Pokud vím, je synchronní reset FF sestával z FF bez reset pin a mux.

Proto v oblasti synchronizace reset FF je větší než asynchronní reset FF.
 
Můžete vysvětlit, o co větší obtížnost jste se potkali?

 
můžete zkusit následující postup (pdf vyhledávání od Google), je to velmi chytrý.

CummingsSNUG2003Boston_Resets.pdf

sunms napsal:

Použil jsem asynchronní reset v mém návrhu, a nyní se nacházejí v testu, že čip nefunguje stabilní.Protože čip je asi 5 milionů brány, tak jsem se nevztahují synchronní reset v mém návrhu.Ale nyní v testování systému, není třeba, že jsem resetovat Datastream připojení k jinému čipu.
A čipu výstup bude v chaosu.Tak může mi někdo říct, jak se vyhnout v budoucnu designu.
Týkají pouze synchronní reset také není dobrá cesta, protože bude obsahovat mnoho additionl logiky.
 

Welcome to EDABoard.com

Sponsor

Back
Top