S
sunms
Guest
Použil jsem asynchronní reset v mém návrhu, a nyní se nacházejí v testu, že čip nefunguje stabilní.
Protože čip je asi 5 milionů brány, tak jsem se nevztahují synchronní reset v mém návrhu.
Ale nyní v testování systému, není třeba, že jsem resetovat Datastream připojení k jinému čipu.A čipu výstup bude v chaosu.
Tak může mi někdo říct, jak se vyhnout v budoucnu designu.Týkají pouze synchronní reset také není dobrá cesta, neboť bude zahrnovat additionl mnoho logiky.
Protože čip je asi 5 milionů brány, tak jsem se nevztahují synchronní reset v mém návrhu.
Ale nyní v testování systému, není třeba, že jsem resetovat Datastream připojení k jinému čipu.A čipu výstup bude v chaosu.
Tak může mi někdo říct, jak se vyhnout v budoucnu designu.Týkají pouze synchronní reset také není dobrá cesta, neboť bude zahrnovat additionl mnoho logiky.