kódující T flip flop - chyba na q_s není systhesisale na

[mohan_ece]

Zde jsem psát kód pro t flip flop
Zatímco syntézy to ukazuje chybu na q_s není systhesisale jedno ..
Nevím, wat udělat, aby se to opravit.
Doufám, že někdo objasnit, že ..
třeba to brzy plz.subjektu tflipflop je
Port (t: v STD_LOGIC;
reset, CLK: v STD_LOGIC;
q: z STD_LOGIC);
konec tflipflop;

Behaviorální architektura z tflipflop je
signál q_s: std_logic;
začít
procesu (CLK, reset, t)
začít
if (reset = '1 '), pak
q_s <= '0 ';
if (clk'event a CLK = '1 '), pak
if (t = '1 '), pak
q_s <= není q_s;
end if;
end if;
end if;
q <= q_s;
ukončení procesu;
Behaviorální konce;

 

[Ilgaz]

Pravda verzi svého kódu
Nezapomeňte knihovny prohlášení ...

Knihovna IEEE;
použití IEEE.STD_LOGIC_1164.ALL;
použití IEEE.STD_LOGIC_ARITH.ALL;
použití IEEE.STD_LOGIC_UNSIGNED.ALL;subjektu tflipflop je
Port (t: v STD_LOGIC;
reset, CLK: v STD_LOGIC;
q: z STD_LOGIC);
konec tflipflop;

Behaviorální architektura z tflipflop je
signál q_s: std_logic;
začít

procesu (CLK, reset, t)
začít
if (reset = '1 '), pak
q_s <= '0 ';
elsif (clk'event a CLK = '1 '), pak
if (t = '1 '), pak
q_s <= není q_s;
end if;
end if;
q <= q_s;
ukončení procesu;
Behaviorální konce;