kadence vstupního souboru ve formátu

[Audette]

Ahoj, chci se měřítko místa a trasy nástrojů Cadence setkání SOC jako součást mého studia, ale všechna kritéria mám, jsou v LEF / formát DEF. Jsem novým Cadence nástrojů stejně. Vím, že kadence nástroje, je třeba číst v verilog souboru je zvyklý číst DEF. Se mi podařilo převést na DEF verilog netlist formát, ale byl jsem informován, že musí obsahovat údaje z LEF stejně. Jsem trochu zmatený teď o tom, co data potřebuji výpis z LEF soubor do verilog souboru. Může mi někdo pls help. PS> Pokud máte například návrh s LEF / DEF a převeden Verilog souboru, bylo by to moc líbí.

 

[Shurik]

Dobrý den!! Máte zkusit import DEF v i_c_f_b a po exportu v verilog formě. Nemůžete pracovat se setkat bez verilog soubor.

 

[kapilachander]

pane nemohu dostat nápad. zda benchmark knihovničku formate (LEF / DEF) se přijímají podle kadence. Pomocí tohoto bemchmark můžeme exportovat do tempa a převést buď do schématu nebo na verilog kód. prosím, objasnit tyto. thankingyou ....

 

[laglead]

LEF obsahuje informace o "pin", jako jsou kovové vrstvy a umístění. DEF jen představují spojení pinů na těchto LEFs. Takže extaction s DEF a LEF mohou získat připojení informaion všech "black box" (LEF). Informace o tomto připojení je konečně výstup ve formě verilog netlist.

Ahoj, chci se měřítko místa a trasy nástrojů Cadence setkání SOC jako součást mého studia, ale všechna kritéria mám, jsou v LEF / formát DEF. Jsem novým Cadence nástrojů stejně. Vím, že kadence nástroje, je třeba číst v verilog souboru je zvyklý číst DEF. Se mi podařilo převést na DEF verilog netlist formát, ale byl jsem informován, že musí obsahovat údaje z LEF stejně. Jsem trochu zmatený teď o tom, co data potřebuji výpis z LEF soubor do verilog souboru. Může mi někdo pls help. PS> Pokud máte například návrh s LEF / DEF a převeden Verilog souboru, bylo by to moc líbí.