kdo může říct rozdíly mezi dvěma slévárenské za stejné 0.5um CMOS proces!

[macaren]

Například, mám jednu IP, který je navržen na základě TSMC 0.5um proces CMOS, a teď chci navrhnout nový čip, který by byl nahraný ven na mapoval, tak i bloudit proces propast mezi nimi, kdo může říct? jen malý rozdíl?

 

[Milad-D]

Jak jste řekl, trochu, a viděl jsem jen malé rozdíly v pasivní části. (Pirting od TSMC na 65nm st)

 

[macaren]

Děkuji vám, Milad, když jsem se nezmění TSMC CMOS 0,5 um založen Design, prostě udělat layout verificaiton (DRC). a pak tapa tuto disign na mapoval, může někdo hodnotit výkonnost čipů?

 

[dgnani]

Budou existovat rozdíly v pravidlech DRC většinou menší. Mnohem důležitější by být rozdíly v požadovaných tapeout vrstvách, logické operace a stream mapy: např. v TSMC přítomnost určitých vrstev zcela potlačí automatické generování spojených vrstev TSMC obvykle vyžaduje tapeout z obou n a p implantáty, zatímco IBM pochází n implantáty. .. Velmi snadné se dostat zbytečný kus křemíku zpět. I měnící se PDK nebo design dům za stejné slévárny stačí úplně zkazit váš tapeout.

 

[jeevan.life]

Lepší zkontrolovat vrstvy mapování, než budete pokračovat s páskou ven .. a sadu pravidel může být jiná .. To není vhodné pokračovat s plánem bez důkladné ověření.