kombinačních smyček vytvořených v RTL překladačů

S

seanigang

Guest
Ahoj!Během syntézy pomocí RTL překladačů, smyčky byly kombinační nalézt v mé design.Jak co log soubor říká, nástroj zdravotně postižené je, vypouští několik hierarchických případech, pak se přidá smyčka jističe.Jsem simuloval generované netlist a našel chyby na výkonu průběh.Nyní, mé otázky jsou:

-Co se stane skutečný hardware / schéma, kdy tyto kombinační smyčky byly zdravotně postižených?Má nástroj odstraní signály, moduly, případy zahrnuty do kombinačních smyčce?

-Veškeré tipy o tom, jak tyto věci v pořádku?Každá pomoc je velmi ceněn.TIA

 
Ahoj Seanigang,
Kombinační smyčky jsou rozděleny tím, že přidá buffery s porušenými oblouku (i / p k o / p).To se provádí za účelem načasování.RTL kompilátor časování motoru, bude se vložit hřeben.smyčka jističe.

Není vztah s hřebenem.smyčky jistič s vypuštěním instance / signál / modul.

Pro kontrolu zrušení instance pls použijte následující atribut

set_attr delete_unloaded_ins falešné /
set_attr delete_unloaded_seqs falešné /

Díky
Aravind

 

Welcome to EDABoard.com

Sponsor

Back
Top