konvergence problém při DC analýze

[chviswanadh]

Dobrý den, pracuji na DC-DC převodník. Já používám kadenci strašidlo pro simulaci. My přechodné analýza je v pořádku, ale simuluje analýzu DC dává chyba říkat ne řešení DC (bez konvergence) Může mi někdo pomoct, jak překonat toto. Díky Kasi

 

[shaikhsarfraz]

Konvergence problém může být v důsledku nastavení, které musíte udělat, pokud jde o reltol apod. V případě, že také nebude fungovat hledání v sourcelink, tam si můžete najít řešení tohoto problému

 

[chviswanadh]

Dobrý den Shaik, Díky za ur odpověď. Je to jediná možnost, můžeme vyzkoušení, protože jsem se už snažil, aby i mluvil k lidem kadence. Neměl by být žádný problém, co říkají. Do u nic jiného říct k tomuto Díky Kasi

 

[safwatonline]

Možná, že vyslání schéma může pomoci,

 

[shaikhsarfraz]

Ahoj Kashi, jak jste říkal, že jste schopni provést přechodových jevů, ale DC je analýza konvergence problém. V případě, že můžete zkusit tento nárůst hodnoty IABSTOL v kadence simulaci instalace. Také sníží hodnotu gmin Vlastně jsem se také potýká s několika problémy, jako je tato, takže vám může pomoci. Díky Shaikh Sarfraz

 

[chviswanadh]

Dobrý den Shaik, díky za odpověď. Jsem se zpočátku snažil snížit uvolnit toleranci, ale nezvýšil gmin. Snažil jsem se, že nyní jeho zvýšení v pořádku. Díky Kasi

 

[vbhupendra]

nastavit gmindc na vyšší hodnotu!