Lattice CPLD ispLSI2096E-100LT128

[Khanh]

Ahoj kluci,

I tento návrh CPLD (ispLSI2096E-100LT128) poprvé Hledám, kteří měli zkušenosti s tímto čipem a mohl by mi pomohl vyřešit některé problémy.Teď jsem přilepená i-tý 'CLOCK' signál, jsem obdržel zprávu, jako že: "33226 ERROR:
clock 'CLOCK' zamčený na pin 'Y0' nepodporuje rychlý hodiny inverze" (to se stalo, když jsem na začátku "Fit Design" v "Projekt ispLEVER Navigator").Přestože všechny signály v mém návrhu působit na posedge hodin.

Zdvořile prosím pomozte mi!

 

[Hero]

Nazdar,

CPLD Lattice architektury mají mnoho hodin distribuce omezení.Musíte nejprve studii ispLSI2096architecture než si design.

Lattice PLDs mít čas distribuční sítě pro IO buněk GLB hodiny a hodiny.Nemůžete používat stejný čas pro IO buněk a GLB.V takovém případě budete muset připojit externí hodiny na dvě externí hodiny kolíků.

Pokud chcete invertním GLB hodin musíte používat PT hodiny (viz Lattice listy pro architektonické popisy).

Je-li váš návrh nesplňuje tyto hodinové omezení, je potřeba provést redesign pro ispLSI2096.

Pokud používáte HDL popisy potřebujete další směrnic stanovit signál-pin zámky, hodinové signály a signální skupin.Bez směrnic kompileru často dělá chyby.Lattice kompileru má nějaké chyby.V některých případech může neveąel fitable návrhy a generuje chyb.

Pokud nepotřebujete vysoký-rychlost designu můžete použít IO nebo vstupní pin namísto hodin pin.

CPLD Lattice architektury mají některé specifické rysy.Pokud chcete využívat optimaly Lattice CPLDs musíte optimalizovat svůj návrh pro Lattice.

Pozdravy

 

[my_garden]

khanhdd95

Doporučuji vám použít Mach4064 nebo Mach4128.Jsou lepší než ispLSI2096E-100LT128.Rychlejší a nízký výkon.
V mach4000 můžete učinit některé logické s hodinami pin.Ale v isp1000 nebo isp2000, že budou nějaké problémy.
Pokud budete muset použít lsi2096, měli byste zamknout času na jiné společné I / O pin.

 

[Khanh]

my_gadern,

Mám vyřešit tento problém.Jen volný pin hodin v contraints editor a nechat se zvolit software hodiny pin.
I něco více o vás čip

 

[karabas]

my_garden

Máte používat pouze Lattice CPLD nebo použít i jiný prodejci cplds?Má Lattice čipy žádné výhody ve srovnání s Xilinx / @ ltera?

 

[my_garden]

Ahoj karabas
Je nám líto,
ale jsem už dlouho neměla přijít sem.Vidím tento post právě dnes.

I use a Lattice Xilinx.Lattice CPLD je levnější než Xilinx.
K @ ltera, Lattice použití všech CMOS technologii.Ale @ ltera použití TTL GPR technologie.Takže Lattice je nízký výkon než @ ltera a rychleji než @ ltera
to MAX7000.

Samozřejmě,
že tyto výsledky jsou testovány tři vender nejnovější produkt řady .-- Lattice
to ispMACH4000, @ ltera
to MAX7000, Xilinx
to CoolrunnerII