layout design pro snížení hluku

[lhlbluesky]

v 0.18um technologií, které projektové metody mohou být použity ke snížení okruhu hluk v rozvržení?
pro 0.18um (nebo méně) technologií, rozložení možná víc senstitive hluku, tak aby byla zajištěna spolehlivá činnost obvodu, hluku musí obvod minimized.are tam nějaké papíry nebo techniky či rady ohledně redukce šumu v 0.18um rozvržení design?pls pomozte mi.díky.

 

[lhlbluesky]

jakékoliv nápady či rady, pls?

 

[lhlbluesky]

veškeré související poradenství?JÁ ve skutečnosti potřebovat pomoc.

 

[yxo]

Existuje několik společných pravidel, jak snížit hluk substrát: aby se tranzistory v DNWELL, abyste se ujistili, že mají vysokou odolnost tranzistorových těla připojení.Navíc, rozložení závisí na konkrétním obvodu.Například by mělo být LNA s opravdu nízkým odporem na vstupu, a to i před branami vstupu tranzistoru by měl být připojen z obou stran.U míchačky na základě Gilbert buňky, parazitní kapacity mezi zdroji LO a spínače kanalizace vstupních tranzistorů by měly být minimalizovány.Máte-li hodně získat etap, pamatujte, že hluk z první fáze bude třeba zpřesnit více než od ostatních, to je důvod, proč držet malý odpor spojení v důsledku jakéhokoliv spojení se 4 * * T * R k hluku.

 

[ankitgarg0312]

1.pro citlivé sítě se ujistěte, že u nemají žádné vysoké frekvence sítě v blízkosti
2.štít citlivé sítě z VDD nebo VSS na obou stranách, aby diferenční šumu
3.vysoká frekvence signálu, jako hodiny by měly být vedeny v horní kovů
1.odolnost proti rušení zvýší
2.Horní kovy mají lepší elektrické vlastnosti (menší odpor)

 

[nschutten]

Můžete se také podívat na např. ftopic250469.html nebo jakékoli jiné téma související s izolace hluku.