layout problém v CADENCE nástroj

[pgoyal]

Ahoj
Můj návrh LNA je v pořádku, když jsem běh schématu.Jsem naivní na schéma v kadence nástroj.Když jsem se nakreslete tranzistor z TSMC knihovny přináší mimo velká tranzistor říct 40u s 8 prsty ve výchozím nastavení.Také jsem se zkratoval na jejich zdroj (Ring) se PSUB.DRC běží bez problémů, ale při extrakci
chybové hlášení "Obrázek způsobuje více razítkem spojení"
pocínovat u být příjemný navrhnout opatření k nápravě
TIA

 

[pratyusha]

"Multi razítko error 'nastává tehdy, když GND nebo připojení VDD jsou všechny nejsou zkratoval. Takže zkontrolovat všechny GND připojení zkratoval nebo ne.

 

[vijay.kumarreddy]

U dostane tento typ chyby, když ur P-sub strategií je v různých potentials.To vyhnout této chybě U potřebujete připojit všechny substrát kontakty na zem správně.

jde,
Vijay

 

[shiva4u]

Ahoj,
Který nástroj používáte pro LVS a extrakce.Co jste tím myslel LNA.
Díky & S pozdravem,
Shiva.

 

[vijay.kumarreddy]

Ahoj Siva,

LNA znamená Low Noise zesilovač.

Vijay

 

[krystal]

Mám stejný problém s mojí layout.
Jak se připojit substrát kontakty na zem?Nenechte opravdu dostat.Může vypracovat?

 

[sekaná]

křišťál napsal:

Mám stejný problém s mojí layout.

Jak se připojit substrát kontakty na zem?
Nenechte opravdu dostat.
Může vypracovat?

 

[sundeep4u]

Musím NCSU knihovnu může u sen mi toPřidáno po 1 minuta:nebo učinit odkaz zde